「Interlayer」に関連した英語例文の一覧と使い方(125ページ目) - Weblio英語例文検索

In manufacturing the multilayer circuit board, copper foils each stuck on thermoplastic resin films 8 of crystal transition which serve as the insulating layers are etched to form the conductive patterns 3, base members 7 are formed in each of which conductive paste 9 is filled in via holes that constitute the interlayer connectors, and the base members 7 are stacked and subjected to thermal pressing for integration.例文帳に追加

多層配線基板を製造するにあたり、絶縁層となる結晶転移型の熱可塑性樹脂製のフィルム８に貼付された銅箔をエッチングして導体パターン３を形成すると共に層間接続部を構成するビアホール内に導電ペースト９を充填した基材７を形成し、それら基材７を積層して熱プレスして一体化する。 - 特許庁

In a method of manufacturing a multilayer circuit board including the flexible part having flexibility, a first laminate 110 having at least an insulating base film is stacked through an interlayer adhesive layer 200 having a opening 22 at least at a surface of a side where the terminal 20a is exposed in the internal-layer circuit board 100 in which the terminal 20a is exposed.例文帳に追加

可撓性を有するフレキシブル部を備えた多層回路基板の製造方法において、端子２０ａを露出させた内層回路基板１００の少なくとも端子２０ａの露出側の面に、開口２２を有する層間接着層２００を介して、少なくとも絶縁ベースフィルムを有する第１の積層板１１０を積層する。 - 特許庁

By this reason, the film thickness of a fourth interlayer insulating film 106 is uniformly formed, and at subsequent forming processes of a first through-hole 108a and a second through-hole 108b, an identical amount is removed by etching on the first copper wiring 103a of the broader width and the second copper wiring 103b of the narrower width.例文帳に追加

その為、層間絶縁膜である第４の絶縁膜１０６の膜厚が均一に形成され、その後の第１のスルーホール１０８ａ及び第２のスルーホール１０８ｂの形成時において、エッチングによる除去が幅の広い第１の銅配線１０３ａ上と幅の狭い第２の銅配線１０３ｂ上で同一量行うことが可能となる。 - 特許庁

To provide a formation method of an organic compound layer that has improved flexibility in an element configuration, improves element performance, is efficient, and stable production without causing interlayer mixture even if a plurality of organic EL layers are laminated, and to provide a manufacturing method of an organic EL element using the organic compound layer.例文帳に追加

複数の有機ＥＬ層を積層して構成しても層間の混合が生じることがなく、素子構成の柔軟性が高く、素子性能の向上が図られ、かつ効率が良く安定した生産が可能になる、有機化合物層の形成方法及びこの有機化合物層を使用した有機ＥＬ素子の製造方法を提供する。 - 特許庁

To provide a decorative material which can improve the weatherability of a pattern printing layer 3, can further sustain physical properties such as the interlayer adhesive strength or the surface strength of the decorative material over a long time, and is improved in weatherability and durability in the decorative material having at least the pattern printing layer 3 using an isocyanate-curable type urethane resin as a binder.例文帳に追加

イソシアネート硬化型ウレタン系樹脂をバインダーとする絵柄印刷層３を少なくとも有する化粧材において、絵柄印刷層３の耐候性をさらに向上させ、化粧材の層間密着強度または表面強度等の物性をさらに長期間に亘り持続させることのできる、耐候性や耐久性の改善された化粧材を提供する。 - 特許庁

A liquid crystal device 1 includes: an upper capacitor electrode 300 and a lower capacitor electrode 71 formed in the respective layers different from each other on a TFT array substrate 10 and electrically insulated by a second interlayer insulating film 42; a side wall 91; a connecting conductive film 93; a dielectric film 75; and a contact hole 85.例文帳に追加

液晶装置１は、ＴＦＴアレイ基板１０上の互いに異なる層に夫々形成されており、第２層間絶縁膜４２を介して互いに電気的に絶縁された上部容量電極３００及び下部容量電極７１、サイドウォール９１、接続用導電膜９３、誘電体膜７５及びコンタクトホール８５を備えている。 - 特許庁

The nonvolatile semiconductor storage device includes a plurality of lower electrodes 11 arranged in a matrix form; a plurality of recording layer patterns 13 provided on the lower electrodes 11 and containing a phase change material; and an interlayer insulation film 12 provided between the lower electrodes 11 and the recording layer patterns 13, and including a plurality of openings 12a for exposing parts of the lower electrodes 11.例文帳に追加

マトリクス状に配置された複数の下部電極１１と、下部電極１１上に設けられ、相変化材料を含む複数の記録層パターン１３と、下部電極１１と記録層パターン１３との間に設けられ、下部電極１１の一部を露出させる複数の開口部１２ａを有する層間絶縁膜１２とを備える。 - 特許庁

To provide a polishing pad which can carry out polishing rapidly while preventing generation of fine polishing scratches and a manufacturing method of a polishing object by carrying out polishing rapidly while preventing generation of polishing scratches when an interlayer insulation film, a BPSG film, a shallow trench separating isolation film and other polishing object surfaces are flattened by polishing.例文帳に追加

層間絶縁膜、ＢＰＳＧ膜、シャロートレンチ分離用絶縁膜、その他の被研磨物表面を研磨し平坦化するに当たり、微細な研磨傷の発生を抑制しながら、研磨を高速に実施することができる研磨用パッド及び研磨傷の発生を抑制しながら高速に研磨を実施し、被研磨物の製造法を提供する。 - 特許庁

The ferrodielectric material memory device comprises a lower electrode 109, a capacitance insulation film 112 consisting of a ferrodielectric material film and an upper electrode 113 which are sequentially formed on a first interlayer insulation film 105 on a semiconductor substrate 100, and is also provided with a plurality of ferrodielectric material capacitors allocated in the word line direction and bit line direction.例文帳に追加

強誘電体メモリ装置は、半導体基板１００上の第１の層間絶縁膜１０５の上に順次形成された下部電極１０９、強誘電体膜よりなる容量絶縁膜及１１２び上部電極１１３を有し、ワード線方向及びビット線方向に配置された複数の強誘電体キャパシタを備えている。 - 特許庁

The semiconductor device has a silicon substrate 51, a base insulating film 59 formed above the silicon substrate 51, the capacitor formed on the base insulating film 59, and having a lower electrode 69a, a dielectric film 70a and an upper electrode 71a, and the interlayer insulating film 118 formed above the capacitor, and including at least a BN film 76.例文帳に追加

シリコン基板５１と、シリコン基板５１の上方に形成された下地絶縁膜５９と、下地絶縁膜５９上に形成され且つ下部電極６９ａ、誘電体膜７０ａ及び上部電極７１ａを有するキャパシタと、キャパシタの上方に形成され、少なくともBN膜７６を含む層間絶縁膜１１８とを有する半導体装置による。 - 特許庁

To provide an abrasive and a method of polishing a substrate, which can efficiently perform removal of an excessively formed film layer and planarization of a silicon oxide film and an embedded film of a metal or the like with high-level quality and with easy process control in a recess CMP technology such as for shallow trench isolation formation and for embedded metal wiring formation and in a planarization CMP technology for an interlayer insulation layer.例文帳に追加

シャロー・トレンチ分離形成、金属埋め込み配線形成等のリセスＣＭＰ技術及び層間絶縁膜の平坦化ＣＭＰ技術において、酸化珪素膜、金属等の埋め込み膜の余分な成膜層の除去及び平坦化を効率的、高レベルに、かつプロセス管理も容易に行うことができる研磨剤及び研磨方法を提供する。 - 特許庁

Insulating films 17 covering inner surfaces of a plurality of trenches 16 from a surface of the n+ type source layer 14 to the n- type drift layer 12; source embedded electrodes 18 on a bottom part in the insulating films 17; gate electrodes 19 embedded along a thickness of the p- type base layer 13 at upper part in the insulating films 17; and interlayer insulating films 20 formed thereon are provided.例文帳に追加

ｎ＋型ソース層１４の表面からｎ−型ドリフト層１２へ至る複数のトレンチ１６の内面を被う絶縁膜１７、絶縁膜１７内の底部のソース埋込電極１８、絶縁膜１７内の上部のｐ−型ベース層１３の厚さに沿って埋め込まれたゲート電極１９、及びその上の層間絶縁膜２０を有する。 - 特許庁

The contact hole which is formed in an interlayer insulating film 36 covering a MOS type transistor and a trench isolation structure 41 extends to a part of the source/drain region 34 and a part of the trench isolation structure 41 of the MOS type transistor, and an electrode plug 49 for contact which is in contact with the source/drain region 34 is formed in an aperture part of the contact hole.例文帳に追加

ＭＯＳ型トランジスタおよびトレンチ分離構造４１を覆う層間絶縁膜３６中に形成されたコンタクトホールが、ＭＯＳ型トランジスタのソース・ドレイン領域３４の一部およびトレンチ分離構造４１の一部に達し、その開口部内にソース・ドレイン領域３４に接触するコンタクト用電極プラグ４９が形成されている。 - 特許庁

Accordingly, by forming the drive power supply line 93 and the common potential line 91 on the TFT array substrate 10 and forming the interlayer insulating film 43 between these lines, a capacitance can be constituted by using the multilayer structure, as it is, formed on the TFT array substrate 10, without having to install a capacitor element that is to be a capacitance.例文帳に追加

したがって、ＴＦＴアレイ基板１０上に駆動電源線９３及び共通電位線９１と、これら配線間に層間絶縁膜４３を形成することによって、容量とされるコンデンサ素子を設けることなく、ＴＦＴアレイ基板１０上に形成された多層構造をそのまま利用して容量を構成することが可能である。 - 特許庁

A gate electrode comprising poly-Si 4 and WSi 5 is provided via a gate oxide film 3 in an active region on a semiconductor substrate 1 isolated by an isolation region 2 and a capacity contact hole 8 reaching a diffusion region is formed contiguously to a gate electrode, while being self-aligned in an interlayer insulation film 7 deposited to cover the electrode.例文帳に追加

半導体基板１上の素子分離領域２により分離された能動領域に、ゲート酸化膜３を介して多結晶Ｓｉ４とＷＳｉ５からなるゲート電極を設け、該電極を覆って堆積した層間絶縁膜７に、ゲート電極に対し隣接し自己整合的に形成された拡散領域まで貫通する容量接続孔８を形成する。 - 特許庁

In an uppermost layer of the multi-layered wiring on a substrate, that is, having a plurality of layers each laminated with an interlayer insulating film provided therebetween, and having wiring formed in the respective layers; a metal member electrically connected to a node having a constant potential provided thereto is formed in a region other than regions having the wiring arranged therein.例文帳に追加

本発明では、基板上の多層配線、即ち、それぞれが層間絶縁膜を介して積層された複数の層と、それぞれの層内に形成された配線とを有する多層配線の最上位の層内において、配線が配置された領域以外の領域に、定電位が与えられるノードに電気的に接続するメタル部材が形成される。 - 特許庁

To provide a radiation-sensitive resin composition having no safety problem, superior in sensitivity, resolution and storage stability as a solution, and having such a proper development margin that a proper pattern profile can be formed, even after the lapse of the optimum developing time in a developing step, and to provide an interlayer insulation film and microlenses formed from the composition.例文帳に追加

安全性に問題がなく、感度、解像度、溶液としての保存安定性等に優れ、現像工程において最適現像時間を越えてもなお良好なパターン形状を形成できるような良好な現像マージンを有する感放射線性樹脂組成物、ならびにそれから形成された層間絶縁膜およびマイクロレンズを提供すること。 - 特許庁

To provide a hardenable flux and a hardenable flux sheet capable of surely conducting solder joining, not requiring the cleaning/removing of a remaining flux after solder joining, holding the electric insulation property even in a high temperature and high humidity environment, and capable of carrying out high reliability solder joining, in mounting a semiconductor chip and interlayer connection of multilayer interconnection substrate.例文帳に追加

半導体チップの搭載時及び多層配線板の層間接続において、確実に半田接合することができ、半田接合後の残存フラックスの洗浄除去が必要なく、高温、多湿雰囲気でも電気絶縁性を保持し、信頼性の高い半田接合を可能とする、硬化性フラックス及び硬化性フラックスシートを提供する。 - 特許庁

A barrier film of a silicon nitride film 39D is set under an interlayer insulating film 39, comprising an SOG film which coats a floating gate 34 and a control gate 36, etc., so that even if H or OH contained in the SOG film diffuses, it will not be trapped by a tunnel oxide film for improved trap up rate.例文帳に追加

本発明の不揮発性半導体記憶装置は、フローティングゲート３４とコントロールゲート３６等を被覆するＳＯＧ膜を含む層間絶縁膜３９下面にシリコン窒化膜３９Ｄによるバリア膜が介在することで、ＳＯＧ膜に含まれるＨあるいはＯＨが拡散しても、トンネル酸化膜３３にトラップされなくなり、トラップアップレートが改善する。 - 特許庁

The interlayer for the laminated glass comprises at least a resin layer (A) containing an ethylene-vinyl acetate copolymer and a resin layer (B) containing a polyvinyl butyral resin, and the resin layer (B) contains a plasticizer with a solubility parameter of 17-26 (J/cm^3)^1/2 and a molecular weight of ≥820.例文帳に追加

エチレン酢酸ビニル共重合体を含む樹脂層（Ａ）と、ポリビニルブチラール樹脂を含む樹脂層（Ｂ）との積層体を少なくとも含む合わせガラス用中間膜であって、 前記樹脂層（Ｂ）が、溶解度パラメーターが１７〜２６（Ｊ／ｃｍ^3）^1/2であり且つ分子量が８２０以上である可塑剤を含むことを特徴とする合わせガラス用中間膜。 - 特許庁

To provide a positive photosensitive resin composition excellent in adhesiveness to a copper substrate and excellent also in heat resistance and properties of a cured film; a method for producing a relief pattern using the same and having good adhesiveness to a substrate; and electronic components having an interlayer insulation film or a surface protection film and constituting a semiconductor device or a multilayer wiring board with high reliability.例文帳に追加

銅基板との接着性に優れ、耐熱性、硬化膜特性に優れるポジ型感光性樹脂組成物及びそれを用いた、基板との接着性良好なレリーフパターンの製造方法、層間絶縁膜又は表面保護膜を有する、信頼性の高い半導体装置や多層配線板となる電子部品を提供する。 - 特許庁

The barrier metal film 21 is so formed as to cover the inside of the openings 17 and 20 and consists of a tantalum film containing α-Ta and β-Ta having different crystal structures, with the ratio of β-Ta with respect to α-Ta being not less than 1 nor more than 5 in a portion in contact with the low specific permittivity interlayer insulation film 8.例文帳に追加

バリアメタル膜２１は、開口部１７，２０の内側を覆って設けられているとともに結晶構造が互いに異なるα−Ｔａおよびβ−Ｔａを含むタンタルの膜からなり、かつ、α−Ｔａとβ−Ｔａとの組成比が低比誘電率層間絶縁膜８に接する部分において１以上５以下となっている。 - 特許庁

To provide a prepreg for a printed circuit board moldable by hot-pressing at a relatively low temperature, having sufficient adhesiveness to conductors and giving an interlayer insulation layer having high heat-resistance, low dielectric constant, low dielectric loss tangent, low water absorption and high flame retardancy, and provide a multilayer printed circuit board having high performance and high density and producible in high work efficiency by using the prepreg.例文帳に追加

比較的低温で加熱加圧成形でき、導体との充分な密着性を有し、しかも高耐熱性、低誘電率、低誘電正接、低吸水率及び難燃性の層間絶縁層を形成できるプリント配線基板用プリプレグ、並びにそれを用いて作業性良く製造できる高性能、高密度の多層プリント配線板を提供する。 - 特許庁

Contacts 12 can be formed in the interlayer insulating film 10, to connect a diffusion layer 7 with bit lines 32 as intersecting voids 11 by forming a sidewall insulating film 14 on the inner wall of the contacts 12, a short circuit between bit lines 32 through contacts 12 can be eliminated, and parasitic capacitance between word lines can be reduced as well.例文帳に追加

コンタクト１２の内壁に側壁絶縁膜１４を形成することにより、ボイド１１と交差するようにして層間絶縁膜１０に拡散層７とビット線３２とを接続するためのコンタクト１２を形成することを可能とし、ビット線３２間のコンタクト１２を通じての短絡を無くすと共に、ワード線間の寄生容量を減じることができる。 - 特許庁

More specifically, the linear defect which is considered to occur in an insulating film 13 formed on the HSQ film 12 due to the desorption of a hygroscopic component is suppressed by reducing the hygroscopic property of the HSQ film 12, by using the HSQ film 12 containing a relative quantity of SiH or an absolute quantity of H as one insulating layer of an interlayer insulating film.例文帳に追加

具体的には、しきい値以上に相当するように相対的なＳｉＨ量又は絶対的なＨ量を含有するＨＳＱ膜１２を層間絶縁膜２の一絶縁層として用い、ＨＳＱ膜１２の吸湿性を低減させ、吸湿成分の脱離に起因して上部絶縁層１３に発生すると考えられる線状欠陥を抑止する。 - 特許庁

A printed-wiring board is manufactured by forming an interlayer insulation layer 3 on both the sides of a substrate 1 by a rotor coater 4, where the substrate 1 has a surface-side conductor circuit 21 on the surface 11 and at the same time a backside conductor circuit 22 on the backside 12 and has a smaller area of the surface-side conductor circuit 21 than that of the backside conductor circuit 21.例文帳に追加

表側面１１に表側導体回路２１を有すると共に裏側面１２に裏側導体回路２２を有し，かつ裏側導体回路２２の面積が表側導体回路２１の面積よりも小さい基板１の両面に，ロールコーター４によって層間絶縁層３を両面同時に形成することにより，プリント配線板を製造する方法。 - 特許庁

To provide a high-sensitivity positive photosensitive siloxane composition free of whitening of a coating film, coloring in heat curing, reflow of a pattern, blistering and creasing, having such properties as high resolution, high heat resistance, high transparency and a low dielectric constant, and used for forming a planarizing film for a TFT substrate, an interlayer insulation film or a core or cladding material of an optical waveguide.例文帳に追加

塗布膜の白化や熱硬化時の、着色、パターンのリフロー、発泡、皺の発生が起こることなく、高解像度、高耐熱性、高透明性、低誘電率性の特性を有する、ＴＦＴ基板用平坦化膜、層間絶縁膜、あるいは光導波路のコアやクラッド材の形成に用いられる高感度のポジ型感光性シロキサン組成物を提供する - 特許庁

Crack preventing areas 7 are formed in the plural position of the surface direction of a thin film device layer 2 formed by laminating a device part through an insulating interlayer film, a full cutting groove 4 for cutting out a head chip by crossing the thin film device layer 2 is formed such that the starting point 41 and the end point are positioned in the forming region of the crack preventing area 7.例文帳に追加

絶縁性層間膜を介してデバイス部を積層形成してなる薄膜デバイス層２の、面方向の複数位置に割れ防止領域７を形成し、薄膜デバイス層２を横断してヘッドチップを切り出すための全切溝４を、それぞれ割れ防止領域７の形成域内にその始点部４１と終点部が位置するように形成する。 - 特許庁

In the area of a semiconductor device manufacturing mask 200 except for a real pattern 202, a square dummy pattern 204, for example, having one side of 0.25 μm or less is inserted and the pattern density is made uniform, and an etching processing can be performed without changing conditions for every semiconductor device manufacturing mask and the global step of a post-CMP interlayer insulation film is not increased.例文帳に追加

半導体製造用マスク２００内の実パターン２０２以外の領域に，例えば一辺が０．２５μｍ以下の正方形のダミーパターン２０４を挿入し，パターン密度を均一化して，半導体製造用マスク毎に条件を変えることなくエッチング処理を行えるとともに，ＣＭＰ後の層間絶縁膜のグローバル段差を増大させないようにする。 - 特許庁

The polycrystalline thin film has an interlayer 25 formed by laminating a first layer 23 and a second layer 24 sequentially on a metal base 21, wherein the crystal structure of the first and second layers 23, 24 is a rock salt structure and a fluorite structure, respectively, and the orientation axis of the first layer 23 and the second layer 24 are the same and both with <100> orientation.例文帳に追加

本発明は、金属基材２１上に順に、第一層２３と第二層２４を積層してなる中間層２５をなし、前記第一層２３と前記第二層２４の結晶構造はそれぞれ、岩塩構造と蛍石構造であり、前記第一層２３と前記第二層２４の配向軸が同じであり何れも＜１００＞配向していることを特徴とする。 - 特許庁

The electrooptical device has a pixel electrode (9a), TFT (30) connected to it, a data line (6a) connected to it and a capacity line (300) which is laminated/formed across an interlayer insulating film (42) with respect to the data line and includes a main line part extending in a direction crossing the data line in a plane view on a TFT array substrate (10).例文帳に追加

電気光学装置は、ＴＦＴアレイ基板（１０）上に、画素電極（９ａ）と、これに接続されたＴＦＴ（３０）と、これに接続されたデータ線（６ａ）と、データ線に対して層間絶縁膜（４２）を介して積層形成されており平面的に見てデータ線と交差する方向に伸びる本線部分を含む容量線（３００）とを備える。 - 特許庁

The non-asbestos hydraulic sheet contains 1.0-2.0 mass% polyvinyl alcohol-based fiber having 40-70% cross-sectional circularity in the total solid portion and 2.0-4.0 mass% eucalyptus pulp having 100-500 mL freeness in the total solid portion and has ≥2.0 N/mm^2 interlayer adhesive strength and ≤0.25% dimensional change rate.例文帳に追加

断面充実度が４０〜７０％であるポリビニルアルコール系繊維を全固形分中１．０〜２．０質量％、濾水度１００〜５００ｍｌであるユーカリパルプを全固形分中２．０〜４．０質量％含有してなり、層間密着強度が２．０Ｎ／ｍｍ^２以上かつ寸法変化率が０．２５％以下であることを特徴とするノンアスベスト水硬性抄造板。 - 特許庁

To provide a photosensitive flame-retardant resin composition used as a soldering resist and an interlayer dielectric for a printed wiring board, a high density multilayer laminate, a semiconductor package, etc., excellent in suitability to development with a dilute aqueous alkali solution, giving a coating film excellent in heat resistance, chemical resistance, mechanical characteristics, etc., after curing and excellent in flame resistance without using a halide.例文帳に追加

プリント配線板，高密度多層積層板，半導体パッケージ等のソルダーレジストや層間絶縁材料に使用する、希アルカリ水溶液での現像性に優れ、且つ、硬化後の塗膜は、耐熱性，耐薬品性，機械的特性等に優れ、更にハロゲン化物を使用せずに難燃性に優れた感光性難燃樹脂組成物を提供すること。 - 特許庁

In the method for fabricating a dynamic random access memory having a data storage capacitor structure and a data transfer gate, a dummy gate member 13 wider than the transfer gate 12 is formed together with the transfer gate 12 contiguously to the end of an array of the transfer gate 12 prior to a step for forming the capacitor structure 16 on the transfer gate 12 through an interlayer dielectric.例文帳に追加

データ蓄積用のキャパシタ構造及びデータのトランスファゲートを有するダイナミックランダムアクセスメモリの製造に関し、トランスファゲート１２上方に層間絶縁膜１２を介してキャパシタ構造１６を形成する前の工程において、トランスファゲート１２配列の端部に隣接してトランスファゲート１２より幅広のダミーゲート部材１３をトランスファゲート１２と共に形成する。 - 特許庁

To provide a dielectric composition in which a transparent high dielectric constant layer is formed in a region requiring transparency in information display members of a flat panel display, a flexible display, a display of a personal digital assistant, a touch panel, or the like, and in which a transparent capacitor can be formed by combination with a transparent electrode or the like as an interlayer insulation film.例文帳に追加

フラットパネルディスプレイ、フレキシブルディスプレイ、携帯情報端末のディスプレイ、タッチパネルなどの情報表示部材で、透明性が必要とされる領域に透明な高誘電率層を形成し、層間絶縁膜として透明電極などと組み合わせることにより透明なキャパシタを形成することができる誘電体組成物を提供する。 - 特許庁

On the insulating interlayer film 110, there are formed: data wiring 114a connected with drain region 105D through a first contact hole 112a on the drain region 105D, and a pixel electrode 114b formed on the same layer as data wiring 114a and connected with the source region 105S through a second contact hole 112b on source region 105S.例文帳に追加

層間絶縁膜１１０上に、ドレーン領域１０５Ｄ上の第１コンタクトホール１１２ａを通じて、ドレーン領域１０５Ｄと連結されるデータ配線１１４ａと、データ配線１１４ａと同一な層で、ソース領域１０５Ｓ上の第２コンタクトホール１１２ｂを通じて、ソース領域１０５Ｓと連結される画素電極１１４ｂを形成する。 - 特許庁

A material mainly containing an organic Si compound R^1_xSi(OR^2)_4-x (where R^1 is a phenyl or a vinyl group, R^2 is an alkyl group, and x is an integer of 1-3.) is plasma polymerized or reacted with an oxidizer to form an organic-containing Si oxide interlayer insulation film.例文帳に追加

一般式：Ｒ^1_xＳｉ（ＯＲ^2 ）_4-x （但し、Ｒ^1 はフェニル基又はビニル基であり、Ｒ^2 はアルキル基であり、ｘは１〜３の整数である。）で表わされる有機シリコン化合物を主成分とする原料を、プラズマ重合反応させるか又は酸化剤と反応させることによって、有機含有シリコン酸化膜よりなる層間絶縁膜を形成する。 - 特許庁

The method for manufacturing the semiconductor element comprises the steps of introducing a material gas between the counterposed electrodes under the pressure which is close to the atmospheric pressure, in the case of forming the low permittivity interlayer insulating thin film in the element, applying a pulse-like electric field between the opposed electrodes to generate the glow discharge plasma in the material gas, and forming the thin film.例文帳に追加

半導体素子における低誘電率層間絶縁薄膜の形成において、大気圧近傍の圧力下で対向電極間に原料ガスを導入し、該対向電極間にパルス状の電界を印加することにより原料ガスをグロー放電プラズマ化させ、薄膜を形成することを特徴とする半導体素子の製造方法。 - 特許庁

The inductance L_1 uses an inductor circuit pattern disposed between layers of a package as a laminated circuit board housing the quartz vibrating reed X_1 and the IC chip 40; and bonding pads a-d drawn to a surface of the package via interlayer wiring and the like from a plurality of first lead terminals disposed between beginning and terminal ends of the inductor circuit pattern.例文帳に追加

インダクタンスＬ_1は、水晶振動子Ｘ_1及びＩＣチップ４０を収容する積層回路基板としてのパッケージの層間に設けられたインダクタ回路パターン、及び、そのインダクタ回路パターンの始端から終端の間に設けられた複数の第１引出端子から層内配線などによりパッケージの表面に引き出されたボンディングパッドａ〜ｄを用いている。 - 特許庁

To provide a radiation-sensitive resin composition having no safety problem, superior in sensitivity, resolution and storage stability as a solution, and having such a proper development margin that a proper pattern profile can be formed, even after the lapse of the optimum developing time in a developing step, and to provide an interlayer insulation film and microlenses formed from the composition.例文帳に追加

安全性に問題がなく、感度、解像度、溶液としての保存安定性等に優れ、現像工程において最適現像時間を越えてもなお良好なパターン形状を形成できるような良好な現像マージンを有する感放射線性樹脂組成物ならびに該組成物から形成された層間絶縁膜およびマイクロレンズを提供すること。 - 特許庁

An auxiliary capacitor 20 is disposed in approximately a position below a pixel transistor 40 with an interlayer insulating film 30 formed with a connecting hole 30a in-between and a lower electrode layer 21 of the auxiliary capacitor 20 is electrically connected through a connecting electrode 31 formed in the connecting hole 30a to an impurity region 41A of the pixel transistor 40.例文帳に追加

補助容量２０は、接続孔３０ａが形成された層間絶縁膜３０を間にして、画素トランジスタ４０の略下方位置に設けられると共に、補助容量２０の下部電極層２１は接続孔３０ａに形成された接続電極３１を介して画素トランジスタ４０の不純物領域４１Ａと電気的に接続される。 - 特許庁

In the transflective liquid crystal display panel 10A, a pixel electrode 19 and a TFT as a switching element are electrically connected through a contact hole 20 formed in an interlayer insulating film 17 at the position where a reflector 18 is formed; and a protrusion 32 as an alignment regulating means for liquid crystal molecules is formed at the position opposing to the contact hole 20.例文帳に追加

本発明の半透過型液晶表示パネル１０Ａは、反射板１８が形成されている位置の層間絶縁膜１７に形成したコンタクトホール２０を介して画素電極１９とスイッチング素子であるＴＦＴとが電気的に接続され、液晶分子の配向規制手段である突起３２がコンタクトホール２０と対向する位置形成されている。 - 特許庁

To provide abrasives and a polishing method in which in a CMP technology of flattening an interlayer dielectric, a BPSG film, and a shallow trench isolating insulating film, a selection ratio of a silicon oxide film to a silicon nitride film and a flatness are enhanced, whereby a CMP process can be efficiently and fast performed, and a process management can be easily performed.例文帳に追加

本発明は、層間絶縁膜、ＢＰＳＧ膜、シャロー・トレンチ分離用絶縁膜を平坦化するＣＭＰ技術において、酸化珪素膜と窒化珪素膜の選択比、平坦性を向上させることにより、ＣＭＰプロセスを効率的、高速に、かつプロセス管理も容易に行うことができる研磨剤及び研磨法を提供するものである。 - 特許庁

The method of manufacturing the multilayer printed wiring board comprises the processes of mounting the chip type resistor on an inner layer substrate, with a support body on the upper side and a resistor on the land side; stacking an interlayer insulation layer on the inner layer substrate; polishing the laminate; and forming a conductor layer on the polished laminate via an insulation layer.例文帳に追加

支持体を上側、抵抗体をランド側にしてチップ型抵抗体を内層基板に実装する工程と；前記内層基板に層間絶縁層を積層する工程と；前記積層板を研磨する工程と；前記研磨後の積層板に絶縁層を介在せしめて導体層を形成する工程とを有する多層プリント配線板の製造方法。 - 特許庁

To provide a curable resin composition excellent in flame retardancy and moisture resistance in a cured product, a cured product thereof, and a resin composition for printed wiring boards, a printed wiring board, a resin composition for flexible wiring boards, a resin composition for semiconductor sealing materials and a resin composition for an interlayer insulation material for build-up substrates, using the curable resin composition.例文帳に追加

硬化物における難燃性、耐湿性に優れる硬化性樹脂組成物、その硬化物、及び、該硬化性樹脂組成物を用いたプリント配線基板用樹脂組成物、プリント配線基板、フレキシブル配線基板用樹脂組成物、半導体封止材料用樹脂組成物、及びビルドアップ基板用層間絶縁材料用樹脂組成物を提供すること。 - 特許庁