「LATCHES」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

A latch circuit 14 latches a main power down signal CKEMZ in response to an internal clock signal CLKSZ supplied from a first clock signal input buffer 11.例文帳に追加

ラッチ回路１４は第１クロック信号入力バッファ１１からの内部クロック信号CLKSZ に応答してメインパワーダウン信号CKEMZ をラッチする。 - 特許庁

The tips of the latches 510, 520 are bent and formed into fit-in parts 511, 521 for fitting in notches 211 of the small board 200.例文帳に追加

また、ラッチ５１０、５２０の先端を曲げ形成して、小基板２００のノッチ２１１に嵌入する嵌入部５１１、５２１とする。 - 特許庁

The serial encoder comprises: a multiplexer 508 having a plurality of inputs; a plurality of latches 502 having a plurality of data inputs and coupled to the inputs of the multiplexer; an enabler 504 which is coupled to the latches and enables the latches to update their data inputs; and a counter 506 which is coupled to the multiplexer and selects one of the inputs of the multiplexer for output.例文帳に追加

複数の入力を有するマルチプレクサ５０８と、複数のデータ入力を有し、前記マルチプレクサの前記複数の入力に結合された複数のラッチ５０２と、前記複数のラッチに結合され、前記複数のラッチがそれらのデータ入力を更新することを可能にするエネーブラ５０４と、前記マルチプレクサに結合され、出力用に前記マルチプレクサの前記複数の入力のうちの１つを選択するカウンタ５０６とを含む。 - 特許庁

When an instruction which a decoder 1 decodes is the writing instruction of plural pieces of data, the operation result (data 12) of the plural subsequent instructions is stored in the latches L0-L3 in a writing data holding circuit 6 and data stored in the latches L0-L3 are written into a memory device 40 independent of the execution of the instruction.例文帳に追加

デコーダ１が解読した命令が複数データ書き込み命令である場合、後続の複数の命令の演算結果（データ１２）を書き込みデータ保持回路６のラッチＬ０〜Ｌ３へ格納し、ラッチＬ０〜Ｌ３に格納されたデータを命令の実行とは独立にメモリ装置４０へ書き込む。 - 特許庁

The input circuit of the semiconductor storage device includes: a plurality of latches configured to selectively latch and output a plurality of external signals; and a latch control unit configured to control operations of the plurality of latches, depending on the operation mode of the semiconductor storage device.例文帳に追加

本発明に係る半導体記憶装置の入力回路は、複数の外部信号を選択的にラッチして出力するように構成された複数のラッチ、および半導体記憶装置の動作モードに応じて前記複数のラッチの動作を制御するように構成されたラッチ制御部を備える。 - 特許庁

The hinge with spring has a force action 51 in the position where the latches 25 and 25' are apart from the locking member 37 for an operating means 63 which makes detaching force act on the latches 25 and 25' through the end face of the first cavity part 21 in order to displace the locking member 37 to the detaching position.例文帳に追加

ばね付きヒンジは、ロッキング部材３７を離脱位置に変位させるべく第１の空洞部２１の端面を経てラッチ２５，２５’に離脱力を働かせる操作手段６３のために、ラッチ２５，２５’がロッキング部材３７から離れた位置に力作用５１を有することを特徴とする。 - 特許庁

A signal line driving circuit has two driving parts 1a, 1b for driving three hundred twenty signal lines S and each of the driving parts 1a, 1b has sift registers (S/R) 2, sampling latches (SL) 3, load latches (LL) 4, D/A converters (DAC) 5, amplifiers (AMP) 6, and selection circuits 7.例文帳に追加

本発明に係る信号線駆動回路は、３２０本分の信号線Ｓを駆動する２つの駆動部１ａ，１ｂを有し、各駆動部１ａ，１ｂは、シフトレジスタ（Ｓ／Ｒ）２と、サンプリングラッチ（ＳＬ）３と、ロードラッチ（ＬＬ）４と、Ｄ／Ａコンバータ（ＤＡＣ）５と、増幅器（ＡＭＰ）６と、選択回路７とを有する。 - 特許庁

Then D latches 1 and 2 latches data signals D1' and D2' in synchronism with leading and trailing edges of the frequency- divided clock signal CK1, and D latche 3 and 4 latch data signals D3' and D4' in synchronism with leading and trailing edges of the phase-shifted clock signal CK2.例文帳に追加

そして、Ｄラッチ１，２は、分周クロック信号ＣＫ１の立上がりエッジ，立下がりエッジに夫々同期してデータ信号Ｄ１′，Ｄ２′をラッチし、Ｄラッチ３，４は、位相クロック信号ＣＫ２の立上がりエッジ，立下がりエッジに夫々同期してデータ信号Ｄ３′，Ｄ４′をラッチする。 - 特許庁

Each of the plurality of outputs 118 and 120 is connected to a corresponding input of the plurality of inputs of a latch in any number of latches.例文帳に追加

複数の出力１１８，１２０の各々は、任の数のラッチのうちの一つの、複数の入力のうちの対応する入力に接続される。 - 特許庁

A first higher bit latch section 105 latches at least a least significant bit of the output signal of the counter section 102 when the stop signal is input.例文帳に追加

第1の上位ビットラッチ部105は、停止信号が入力されたときにカウンタ部102の出力信号の少なくとも最下位ビットをラッチする。 - 特許庁

After a sufficiently long time elapsed, the output of the capturing latches indicates which data rate is detected and logic determines a received data bit rate.例文帳に追加

十分な時間が経過した後、捕獲ラッチの出力はどのデータ・レートが検出されたかを指示し、論理が受信データ・ビットレートを決定する。 - 特許庁

Next, a holder 8 is inserted into a holder housing part 2b in an arrow-mark direction of a step 2 to fit fitting parts 8a with latches (fitted parts) 3d2.例文帳に追加

次に、ステップ２の矢印方向にホルダー８をホルダー収容部２ｂに挿入し、係合部８ａをラッチ（被係合部）３ｄ２に係合する。 - 特許庁

To provide a pre-charge circuit that latches an output based on a logical input for transition from a pre-charge state to an evaluation state.例文帳に追加

プリチャージ状態から評価状態への遷移の間に、論理入力に基づいて出力をラッチすることができるプリチャージ回路の提供。 - 特許庁

To provide a page buffer circuit, wherein the number of transistors which is increased together accompanying an increase in the number of latches of the page buffer circuit, is reduced to a minimum.例文帳に追加

ページバッファー回路のラッチが増えることによって一緒に増えることになるトランジスタの数を最小化したページバッファー回路を提供する。 - 特許庁

A lower bit latch section 103 latches the output signal of a plurality of delay elements when a delay stop signal that delays a stop signal is input.例文帳に追加

下位ビットラッチ部103は、停止信号を遅延させた遅延停止信号が入力されたときに複数の遅延素子の出力信号をラッチする。 - 特許庁

A memory (101) for data copy is provided which always latches the same data as data written in a prescribed address of the internal RAM of a microcomputer.例文帳に追加

マイクロコンピュータの内部ＲＡＭの所望アドレスに書き込まれるデータと同じデータを常にラッチするデータ複写用メモリ（１０１）が設けられる。 - 特許庁

A falling command latch section 12 latches the internal command signal in synchronization with fall of the clock CK and supplies it to the memory operation controller 13.例文帳に追加

フォール要コマンドラッチ部１２は、内部コマンド信号をクロックＣＫの立下りに基づくタイミングでラッチし、メモリ動作制御部１３へ供給する。 - 特許庁

A pair of latches apply pressure to the node cone to push away it to a predetermined position, and work as a lever to seal a battery storage chamber.例文帳に追加

一対のラッチがノーズ・コーンを所定の位置に圧力をかけて押しやり、てこの役割をすることによりバッテリ格納室を密閉する。 - 特許庁

The runner 18 is disposed to hold open the latches of driven out needles of a first group while the needles of a second group are driven out.例文帳に追加

ランナ１８は第２のグループの針が送り出される間、第１のグループの送り出された針のべらを開位置に保持するために設けられる。 - 特許庁

The reset circuit in the PLL is provided with a series of latches or D flip-flops which are serially connected with each other, and uses these to generate a delay time.例文帳に追加

ＰＬＬ内のリセット回路は、一連の相互接続されたラッチ又はＤフリップフロップを備え、これらを用いて遅延時間を生成する。 - 特許庁

A PCMCIA controlling part 18 connected to a common bus 10 is provided, and the PCMCIA 18 latches an address, read data and write data.例文帳に追加

共通バス１０に接続されたＰＣＭＣＩＡ制御部１８を設け、このＰＣＭＣＩＡ１８でアドレス、リードデータ及びライトデータをラッチする。 - 特許庁

A latch circuit 38 latches the count value at this time (NL1), and a computing circuit 40 computes a determination value P1 pursuant to NL1-(NL1×K).例文帳に追加

ラッチ回路３８は、この時のカウント値をラッチし（ＮＬ１）、演算回路４０は、ＮＬ１−（ＮＬ１×Ｋ）により判定値Ｐ１を演算する。 - 特許庁

The display driver 200 outputs data signals to data lines wired as comb teeth by multiplexing gradation data fetched by data latches 300.例文帳に追加

表示ドライバ２００は、データラッチ３００で取り込まれた階調データを多重化して、くし歯配線されたデータ線にデータ信号を出力する。 - 特許庁

A 1st flip-flop 11 latches NRZ code data by a 1st clock, to generate noninverting output data and inverting output data.例文帳に追加

第１フリップフロップ１１において、ＮＲＺ符号データを第１クロックでラッチさせて正相出力データと逆相出力データを生成する。 - 特許庁

When a latch clock is subsequently inputted, the stored contents of the register 11 are fetched to D latches 12a,... to be stored and simultaneously outputted.例文帳に追加

その後、ラッチクロックが入力されると、シフトレジスタ１１の格納内容がＤラッチ１２ａ…に取り込まれて格納されると同時に出力される。 - 特許庁

The connector plug 2 has a plug housing 4 to which a pair of latches 13 holding a fitted state between the plug housing 2 and the connector socket 3 is fixed.例文帳に追加

コネクタプラグ２のプラグハウジング４には、プラグハウジング２とコネクタソケット３との嵌合状態を保持する１対のラッチ部１３が固定されている。 - 特許庁

Moreover, isolate pulse generators 61, 62 are provided to output frequency difference detection pulse signals from the latches 50, 51 while making the pulse width constant.例文帳に追加

更に、ラッチ５０，５１の周波数差検出パルス信号のパルス幅を一定にして出力するための孤立パルス発生器６０，６１を設ける。 - 特許庁

The latch circuit 7 latches the data signals DT0-DT127 from the sense amplifier circuit 8 to the first latch group and the second latch group by the latch signal SAL0 or SAL1.例文帳に追加

ラッチ回路７は、センスアンプ回路8からのデータ信号DT0〜DT127を、第1のラッチグループ及び第2のラッチグループへ、ラッチ信号SAL0またはSAL1によりラッチする。 - 特許庁

Positions of clock terminals CKT formed in the latches 21-2N in which clock signals are inputted are formed also in line in the longitudinal direction.例文帳に追加

ラッチ２_1〜２_N に設けられたクロック信号が入力されるクロック端子ＣＫＴの位置も縦方向に一直線にそろえられて形成されている。 - 特許庁

To provide a single channel latch circuit that more inexpensively latches latch information at relatively short time intervals.例文帳に追加

比較的短い時間間隔で、ラッチ情報をラッチすることが可能で、より低コスト化を図ることが可能となる単チャンネルラッチ回路を提供する。 - 特許庁

The D flipflop 16 latches the signal N107 by a reference clock (/ARCLK) of a video signal to generate a line synchronism signal (LSYNC).例文帳に追加

Ｄフリップフロップ１６では信号Ｎ１０７をビデオ信号の基準クロック（／ＡＲＣＬＫ）によりラッチしてライン同期信号（ＬＳＹＮＣ）を生成する。 - 特許庁

A latch circuit 34 latches an input signal ADD received by a signal input buffer 18 in synchronization with the latch signal ALATZ.例文帳に追加

ラッチ回路３４は、信号入力バッファ１８で受信された入力信号ＡＤＤを、ラッチ信号ＡＬＡＴＺに同期してラッチする。 - 特許庁

In detaching the head slider, a pin 303 inserted in a through-hole 222 on the center line C of a gimbal tongue 221 latches the gimbal tongue.例文帳に追加

ヘッド・スライダの取り外しにおいて、ジンバル・タング２２１の中心線Ｃ上の孔２２２に挿入されたピン３０３がジンバル・タング２２１を係止する。 - 特許庁

The pawl member 4G elastically latches the wire 6 by the movement relatively approaching, in linking with the movement of the table 4.例文帳に追加

爪部材４Ｇは、ワイヤー６がテーブル４の動きに連動して相対的に接近してくる移動によってワイヤー６を弾性的に掛着させる。 - 特許庁

Latches 6 provided on upper ends of the pair of side walls 2a and 2b are hooked and connected to latch receiver provided on upper ends of the other pair of side walls 2c and 2d.例文帳に追加

一対の側壁２ａ，２ｂの上端部に備えたラッチ６を他の一対の側壁２ｃ，２ｄの上端部に形成したラッチ受け７に掛けて連結する。 - 特許庁

Electric field active polymer (EAP) actuated latches, an EAP channel, or a rigid channel with an EAP pinch lock reliably hold the buttress 22, 24.例文帳に追加

電場応答性ポリマー（ＥＡＰ）で作動させられるラッチ、ＥＡＰ溝、又はＥＡＰピンチロックを有する硬質溝は、支持パッド２２，２４を確実に保持する。 - 特許庁

For example, when the first latch unit 1a latches data (a), the selecting unit 2 selects the data (a) and supplies them to the logic circuit 3.例文帳に追加

例えば、選択手段２は、ラッチ手段１ａがａをラッチしたときは、ラッチ手段１ａの出力するａを選択し、ロジック回路３に出力する。 - 特許庁

A control device utilizes two layers of latches to hold the data input from a data bus and the data that prepares to be written into the memory, respectively.例文帳に追加

本発明では２層のラッチ構造を利用し、データバスから入力されたデータ及びメモリへの書き込みを準備しているデータをそれぞれ記憶する。 - 特許庁

The repair information retention latch 14 latches the first control signal generated by the repair control circuit 13 according to a second control signal.例文帳に追加

そして、救済情報保持ラッチ１４は、第２の制御信号に応じて救済制御回路１３が生成した第１の制御信号をラッチする。 - 特許庁

A low order latch 105 latches a low order logical state which is a logical state of the plurality of delay units at a first timing that is related to the finishing of the comparing process.例文帳に追加

下位ラッチ部105は、比較処理の終了に係る第１のタイミングで、複数の遅延ユニットの論理状態である下位論理状態をラッチする。 - 特許庁

The transmission buffer circuit is provided with a write end address latch circuit 15 that latches a value of a write end address of a write side address counter 12 and informs a read side address counter 13 about it.例文帳に追加

ライト側アドレスカウンタ１２のライト終了アドレスの値を保持し、リード側アドレスカウンタ１３に通知するライト終了アドレス保持回路１５を設けている。 - 特許庁

During a period where a transistor M2 for synchronous rectification must be turned on, a latch circuit 40 latches the comparison signal Vcmp and outputs it as a detection signal Vsens.例文帳に追加

ラッチ回路４０は、同期整流用トランジスタＭ２がオンすべき期間において、比較信号Ｖｃｍｐをラッチし、検出信号Ｖｓｅｎｓとして出力する。 - 特許庁

The multiplier section 1 multiplies four multipliers with received data and each data latch section latches the 4 multiplication results as one set.例文帳に追加

入力データに対して乗算部１によって４つの乗数が乗算され、この４つの乗算結果が１組となって各データ保持部に保持される。 - 特許庁

After the 1st latch part fetches the video signal, a 2nd latch part 43 receives and latches the video signal transferred from the 1st latch part 42.例文帳に追加

第１ラッチ部による映像信号の取込処理が完了すると、第２ラッチ部４３は、第１ラッチ部４２から転送された映像信号を受けてラッチする。 - 特許庁

A program element (PE) which sets an internal state of the programmable logic device comprises variable magneto-resistance elements (TMR0, TMR1) and inverter latches (IV0, IV1).例文帳に追加

プログラマブル・ロジック装置の内部状態を設定するプログラム素子（ＰＥ）を、可変磁気抵抗素子（ＴＭＲ０，ＴＭＲ１）とインバータラッチ（ＩＶ０，ＩＶ１）とで構成する。 - 特許庁