「LATCHES」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A D/A converter control circuit 14 latches digital data output from a control portion 13 in timing synchronizing with square waves A, B, then outputs the latched data to a first D/A converter 15 and a second D/A converter 16.例文帳に追加

Ｄ／Ａコンバータ制御回路１４は、制御部１３から出力されるデジタルデータを、矩形波Ａ、Ｂに同期したタイミングでラッチし、ラッチしたデータを第１のＤ／Ａコンバータ１５と第２のＤ／Ａコンバータ１６に出力する。 - 特許庁

The door reinforcement 76 is constituted to be displaced inward of the vehicle width in a side impact of a vehicle, and long holes with which the latches 124, 126 displaced inward of the vehicle width by the door reinforcement 76 are engaged are formed in a side member outer 12.例文帳に追加

また、ドアリインホース７６を、車両の側面衝突時に車幅内方へ変位するように構成し、サイメンアウタ１２に、ドアリインホース７６により車幅内方に変位されたラッチ１２４、１２６がそれぞれ噛み合う長穴を形成する。 - 特許庁

A latching mechanism latches an engaging part 69 to a plunger part 67, so as to enable the operation in a normal mode or unlatches the engaging part 69 so as to enable the operation in a deactivating mode.例文帳に追加

ラッチ止め機構は、通常モードでの動作ができるように係合部６９をプランジャ部６７にラッチ止めするか、あるいは無効化モードでの動作ができるように係合部６９をラッチ止め解除するように動作することができる。 - 特許庁

As a result, the color difference value of the even number of pixels, the color difference value of the odd number of pixels, and the color difference value of the average of the both are obtained depending on the blend coefficient value, and a latch 238 latches the halved sum for a period corresponding to the processing by two pixels and outputs the latched sum.例文帳に追加

その結果、ブレンド係数値に応じて、偶数画素の色差値、奇数画素の色差値、または両者の平均の色差値が得られ、２画素の処理に対応する期間、ラッチ２３８に保持されて出力される。 - 特許庁

The CD_JGE latches DIN with a plurality of thresholds as criteria in synchronization with CLK, and processes the latched results to generate two kinds of candidates comprising the combination of the reproduction data and phase comparison signals.例文帳に追加

ＣＤ＿ＪＧＥは、ＣＬＫに同期して複数のしきい値を判定基準としてＤＩＮをラッチし、このラッチ結果を処理することで再生データ信号および位相比較信号の組合せからなる候補を２種類生成する。 - 特許庁

To provide a logic circuit that can reduce a leak current by controlling a power supply circuit by a clock signal so as to turn off a dynamic section of a D flip-flop(DFF) while the DFF captures and latches data.例文帳に追加

クロック信号により電源供給回路を制御し、ＤＦＦがデータを取り込み、保持している間、ＤＦＦ内のダイナミック部をオフすることにより、リーク電流を削減する回路を実現できるようにした論理回路を提供する。 - 特許庁

Even when a high signal different from a stored low signal is output from latches 105 and 106 in a normal operation mode, an AND circuit 109 outputs a low signal so as to maintain an operation mode of a microcomputer 100.例文帳に追加

通常作動時において、ラッチ１０５および１０６から記憶されたロー信号とは異なるハイ信号が出力された場合でも、ＡＮＤ回路１０９は、マイコン１００の動作モードを保持するようロー信号を出力する。 - 特許庁

A latch circuit DL latches an output voltage of an operational amplifier 1a and performs Q outputting corresponding thereto, and a control circuit 2a inputs a signal s1 for offset correction to an offset control input terminal OR of the operational amplifier 1a.例文帳に追加

ラッチ回路ＤＬはオペアンプ１ａの出力電圧をラッチしてそれに応じたＱ出力を行い、制御回路２ａはオフセット補正用信号ｓ１をオペアンプ１ａのオフセット調整入力端子ＯＲに入力する。 - 特許庁

A chip select signal the inverse of CS, a write enable signal the inverse of WE and a write data signal DIN which are outputted from the outside in the same manner are synchronized with the system clock signal CLK so as to be inputted to the respective latches 81 to 83 inside the latch circuit 8.例文帳に追加

同じく外部から入力されるチップセレクト信号／ＣＳ、ライトイネーブル信号／ＷＥ、書き込みデータＤＩＮは、システムクロック信号ＣＬＫに同期してラッチ回路８の各々のラッチ８１〜８３に入力される。 - 特許庁

After a series of the operations above, an adder 403 sums output values of latches 404, 405 and a 1/2 circuit 406 halves the result of sum and thereafter the halved result is given to an adder 300 to carry out offset compensation.例文帳に追加

この一連の動作の後、ラッチ４０４とラッチ４０５夫々の値を加算器４０６で加算し、その結果を１／２回路４０６で１／２にした後、その結果を加算器３００に入力することでオフセット補償を行う。 - 特許庁

When receiving a memory test pattern for a pattern input period, the flash ROM 40 latches the memory test pattern in its inside, and the latched data of memory test pattern are written in a memory cell array for a nonvolatile program period after a lapse of the pattern input period.例文帳に追加

フラッシュＲＯＭ４０は、メモリテストパターンをパターン入力期間に入力すると、これが内部でラッチされ、パターン入力期間経過後の不揮発性プログラム期間において、ラッチされたメモリテストパターンのデータがメモリセルアレイに書き込まれていく。 - 特許庁

The data DAT read sequentially from the ROM 20 in accordance with the address signal ADI is sequentially held in data latches 34 to 36, and then a mode signal MDA for bringing the ROM 20 into a stand-by mode is outputted from the address control part 31.例文帳に追加

アドレス信号ＡＤＩに従ってＲＯＭ２０から順次読み出されたデータＤＡＴは、データラッチ３４〜３６に順次保持され、その後アドレス制御部３１からＲＯＭ２０を待機モードにするモード信号ＭＤＡが出力される。 - 特許庁

To provide a wind-up wire screen which is arranged outside a sliding door and openable on both right and left sides thereof in syrichronization with the movement of the sliding door, wherein latches for synchronizing operation between the wind-up wire screen and the sliding door are rendered engageable with and disengageable from the sliding door on both indoor and outdoor sides by a simple structure.例文帳に追加

引き戸の外側に該引き戸と連動して左右両開き式に開閉可能とした巻取式網戸において、簡単な構造により上記連動のためのラッチを室内外のいずれの側からも係脱操作できるようにする。 - 特許庁

In this case, the chaining circuit 42 makes output data DST1-DATA of the arithmetic unit 1-2 chain-pass to the arithmetic unit 1-1 by using the chaining enable signal SRCA1-CHEN, and a register 13 latches this.例文帳に追加

この場合には、チェイニング回路４２は、チェイニング・イネーブル信号ＳＲＣＡ１−ＣＨＥＮを用いて、演算器１−２の出力データＤＳＴ１−ＤＡＴＡを演算器１−１にチェインパスさせるとともに、レジスタ１３はそれをラッチするようになっている。 - 特許庁

When the stop signal HLT is released, the mode signal MDA is immediately released and the data held in the data latches 34 to 36 are selected by a selector 37 and are sequentially given to the CPU 10 in accordance with the address signal ADR.例文帳に追加

停止信号ＨＬＴが解除されると、モード信号ＭＤＡが直ちに解除されると共に、アドレス信号ＡＤＲに従って、データラッチ３４〜３６に保持されていたデータが、セレクタ３７で選択されてＣＰＵ１０に順次与えられる。 - 特許庁

A subtracter 116 for scaling metric and an adder 117 for calculating a scaling value and latches 109 and 110 for holding two data to be inputted to an arithmetic unit 108 for performing an MAX instruction are added to the arithmetic unit 108.例文帳に追加

MAX命令を実行する演算器１０８に、メトリックをスケーリングするための減算器１１６と、スケーリング値を算出する加算器１１７と、MAX命令を実行する演算器に入力される２つのデータを保持するラッチ１０９，１１０を付加する。 - 特許庁

The semiconductor integrated circuit has an external output buffer (53), a latch circuit (90) which latches data to be output from the external output buffer synchronously with an external clock signal (100), and a processing circuit (20) of data to be latched into the latch circuit.例文帳に追加

半導体集積回路は、外部出力バッファ（５３）と、前記外部出力バッファから出力すべきデータを外部クロック信号（１００）に同期してラッチするラッチ回路（９０）と、前記ラッチ回路にラッチすべきデータの処理回路（２０）とを有する。 - 特許庁

A plurality of blade latches are formed, and also, since the whole body is formed of an elastic material such as silicon, the blade latch can flexibly be adapted to the size and the shape of the bowl to which the spout is required to be attached for easy detachment and a repeated use.例文帳に追加

ストッパーは複数形成されており、また全体がシリコン等の弾力性材で形成されていることから、取り付けたいボウルのサイズや形状にも柔軟に対応が可能であり、取り外しも簡単で、繰り返し使用が可能である。 - 特許庁

When the high-order and a low-order comparators 72 and 75 detect a preset address signal from the address bus 40 of a main CPU 51, the data signal stored in the high-order and the low-order data latches 77 and 76 are inputted to a CPU 71 for extracting.例文帳に追加

上位及び下位コンパレータ７２，７５が、メインＣＰＵ５１のアドレスバス４０から予め設定したアドレス信号を検知すると、上位及び下位データラッチ７７，７６に記憶されたデータ信号が、抽出用ＣＰＵ７１に入力する。 - 特許庁

A plurality of latches 5 are recessed at appropriate positions at the circumferential side of the insertion piece 4, and the base of a resilient locking rod 9 having a tip engaging removably with the latch 5 through the tubular piece 7 is attached to the circumferential side of the second coupling member 2.例文帳に追加

そして、該嵌挿片４の周側の適所に複数個の係止部５を凹設し、該係止部５に前記筒状片７を通じて先端を係離自在に係合する弾性係止杆９の基部を前記第二連結材２の周側に組付ける。 - 特許庁

The controller 10 latches N-channel control signals NCNT5-NCNT1 to change N-channel impedance control signals NCNTY5-NCNTY1 when N-channel transistors NTr5-NTr1 in the output buffer 30 with the impedance control turn off.例文帳に追加

また、インピーダンス・コントロール付き出力バッファ３０のＮチャンネルトランジスタＮＴｒ５〜ＮＴｒ１がオフになる時にＮチャンネル制御信号ＮＣＮＴ５〜ＮＣＮＴ１をラッチしてＮチャンネルインピーダンスコントロール信号ＮＣＮＴＹ５〜ＮＣＮＴ１を変化させる。 - 特許庁

The semiconductor integrated circuit is provided with an input/output cell 1 having a flip-flop which latches a data signal output from an internal cell or a data signal input from the outside in synchronization with an operation clock signal of the internal cell.例文帳に追加

半導体集積回路は、内部セルの動作クロック信号に同期して当該内部セルから出力されたデータ信号又は外部から入力されたデータ信号をラッチするフリップフロップ（１０）を有する入出力セル（１）を備えている。 - 特許庁

The register 18 latches an output of the selection circuit 17 with a latch signal LAT received from a pulse generating circuit 22, and the latch signal LAT from the pulse generating circuit 22 is stopped when the circuit 14 outputs the detection signal DET.例文帳に追加

レジスタ１８は、パルス発生回路２２から与えられるラッチ信号ＬＡＴによって選択回路１７の出力を保持するが、検出信号ＤＥＴが出力されると、このパルス発生回路２２からのラッチ信号ＬＡＴは停止する。 - 特許庁

When a PCR detection section 38 detects the PCR in the input TS, a latch circuit 42 latches the counted value of the counter, and a PCR exchange section 40 exchanges the original PCR with a result of subtracting the latched count value from the PCR of the input TS.例文帳に追加

ＰＣＲ検出部３８が入力ＴＳ内のＰＣＲを検出した時にラッチ回路４２はカウンタの計数値をラッチし、ＰＣＲ置換部４０は入力ＴＳ内のＰＣＲからラッチされた計数値を減算した値をＰＣＲと置換する。 - 特許庁

Further, the bridge 23 is formed thick in width to provide the projection piece 24 which droops downward from the width-directional front side and latches the bridge 12 of the glass frame is provided, and press pieces 25 of the glass lenses 11 are projected from the rear side to a lower arcuate end of a blade 22.例文帳に追加

また前記ブリッジ２３を幅厚に形成し幅方向手前側から下方に垂設した眼鏡フレームのブリッジ１２を係止する突片２４を設け、後方側から羽根２２の下方円弧端に眼鏡レンズ１１の押さえ片２５を突出させた。 - 特許庁

The configuration data are stored in the variable magneto-resistance elements and when data is transferred to storage nodes (NM0, NM1) of the inverter latches, a data transfer assist is performed for setting back gate bias of transistors (PT0, PT1, NT0, NT1) constituting the inverters to a forward bias state etc.例文帳に追加

可変磁気抵抗素子にコンフィギュレーションデータを格納し、インバータラッチのストレージノード（ＮＭ０，ＮＭ１）へのデータ転送時にインバータを構成するトランジスタ（ＰＴ０，ＰＴ１，ＮＴ０，ＮＴ１）のバックゲートバイアスをフォワードバイアス状態に設定するなどのデータ転送アシストを行う。 - 特許庁

Depending on the drive position of the slider 7 inserted into a shaft part 30 of the handle 3, the latches 5 and 5 energized by the spring in the direction of sinking into a latch inserting hole is engaged or disengaged from an engaged recessed part.例文帳に追加

そして、ハンドル３の軸部３０に挿入したスライダ７の駆動位置によって、ラッチ用挿入孔３２、３２（図２参照）の没入方向にバネ付勢したラッチ５、５（図２参照）が係合凹部１５、１５（図２参照）に係入又は離脱するようにする。 - 特許庁

When a normal product code 10101100 is latched by the sense latches SL7-SL0, a current sense amplifier 124 detects non- conduction of common drain lines 120, 121, thereby, it is discriminated whether a normal product code is written in each sector or not.例文帳に追加

センスラッチＳＬ７〜ＳＬ０に良品コード「１０１０１１００」がラッチされたとき、電流センスアンプ１２４が共通ドレイン線１２０および１２１の非導通を検知し、これにより各セクタに良品コードが書込まれているか否かを判別する。 - 特許庁

Both sides of the insulation housing have latches each bendingly extending to a direction leaving from the shield board, an end part of the latch has a lock block projecting outward, and the lock block has an end face inclined relatively to a side face of the shield board.例文帳に追加

前記絶縁ハウジングの両側にはシールドボードから離れる方向に湾曲して延出したラッチを備え、該ラッチの末端部には外方へ突出された係止ブロックを備え、かつ該係止ブロックはシールドボードの側面に対して傾斜した末端面を有する。 - 特許庁

When the apparatus normally operates, a high signal is input to an R terminal to thereby prevent the latches 105 and 106 from being different from the low signal stored when the apparatus is started so that the operation mode of the microcomputer 100 can be surely maintained in a user mode.例文帳に追加

また、本装置の通常動作時においては、Ｒ端子にハイ信号が入力されることとなり、ラッチ１０５および１０６が本装置の起動時に記憶したロー信号と異なってしまうのを防止し、マイコン１００の動作モードが確実にユーザーモードに保持される。 - 特許庁

The levers 101 of both latches are connected by a connection plate 102, the connection plate 102 is connected to the unlocking lever of a console box arranged at a driver's seat position side part through the wire 104 of a cable 103, and the lock state of the front part striker 23 by the latch is made releasable.例文帳に追加

両ラッチのレバー１０１を連結板１０２で連結し、連結板１０２を、ケーブル１０３のワイヤ１０４を介して運転席位置側部に配置されたコンソールボックスのアンロックレバーに接続し、ラッチによる前部ストライカ２３のロック状態を解除可能とする。 - 特許庁

A shift register 9 latches a logical value denoted by the detection signal in prescribed timing, a 4-value converter 11 converts the logic value latched by the shift register 9 into 2-bit data according to a prescribed rule and restores the data to the original data subjected to QPSK modulation.例文帳に追加

検波信号が示す論理値は、シフトレジスタ９により所定のタイミングでラッチされ、４値変換器１１は、シフトレジスタ９がラッチした結果を所定の規則に従って２ビットのデータに変換することにより、ＱＰＳＫ変調を施された元のデータを復元する。 - 特許庁

To provide an image processing apparatus which reduces image noises and EMI, and surely and easily latches an image signal when the image signal is transferred from a first half block to a latter half block of an image processing IC at a high speed, in an image processing circuit arranged at a post-stage of an analog front end (AFE).例文帳に追加

アナログフロントエンド（ＡＦＥ）の後段に配置される画像処理回路において、画像ノイズとＥＭＩの低減を図り、画像処理ＩＣの前半ブロックから後半ブロックへ画像信号を高速転送する際に画像信号のラッチを容易、かつ確実に行う。 - 特許庁

Thus, prongs 112 and sockets 114 provide a fastener-less system which retains the light module in the exterior mirror assembly without the use of separate fasteners. … Alternatively, one or more fasteners, such as screws, clasps,latches, clips, and their like could be used. 例文帳に追加

このように、とがった先112とソケット114は、別個のファスナーを用いることなく、光のモジュールを外側のミラー組立体の中に保持するファスナーのないシステムを与える・・・代案としてスクリュー、留め金、ラッチ、クリップ等のような１個又は複数の固定部材を用いることができる。 - 特許庁

The optical multi-fiber connector has its ferrule made attachable to and detachable from the housing by using an attaching/detaching mechanism which has fitting holes 14h and 14i bored in both flanks 14f and 14g of the housing 14 and latches 13f and 13g provided to both flanks 13d and 13e of the ferrule 13.例文帳に追加

ハウジング１４の両側面１４ｆ，１４ｇに設けられた嵌入穴１４ｈ，１４ｉと、フェルール１３の両側面１３ｄ，１３ｅに設けられたラッチ１３ｆ，１３ｇとを有してなる着脱機構により、フェルールをハウジングに対して着脱可能とする。 - 特許庁

A pixel transfer part 520 supplies the binary data that the latch part 510 latches to a level shift part 530 all together and the level shift part 530 converts the respective pixels into driving voltages according to an AC-converted driving signal FR and supplies them to the pixels of one line.例文帳に追加

画素転送部５２０はラッチ部５１０がラッチした２値データを一斉にレベルシフト部５３０に供給し、レベルシフト部５３０は、２値データを交流化駆動信号ＦＲに基づいて各画素を駆動電圧に変換して、１ライン分の画素に同時に供給する。 - 特許庁

In a capacity line driving circuit 150, a second latch circuit 152 latches a signal held by itself when a scanning signal for a prescribed scanning line to be selected prior to a scanning line corresponding to one capacity line in one vertical scanning period is supplied.例文帳に追加

容量線駆動回路１５０において、第２ラッチ回路１５２は、一垂直走査期間で一の容量線に対応する走査線よりも先に選択される所定の走査線に対する走査信号が供給されたとき、自身が保持する信号をラッチする。 - 特許庁

To easily conduct sealing operation to a door body in which tightening latches are protruded from the door body side toward gas tight material disposed along the circumference of a door frame for pressing the door body to the gas tight material to increase gas tightness for reducing labor requiring for that.例文帳に追加

扉枠の四周に配設した気密材に戸体側から締まりラッチを突出させて戸体を前記気密材に押圧して気密性を高めるようにした戸体の封止操作に要する労力の軽減をはかって簡単に行うことができるようにする。 - 特許庁

Latch receives 9 with which the latches 4 of the second pair of sidewalls 2c and 2d are engaged/disengaged while the first pair of sidewalls 2a and 2b and the second pair of sidewalls 2c and 2d are folded are provided on an end surface of sides for coupling the pair of sidewalls 2a and 2b of the base wall 1.例文帳に追加

底壁１の一対の側壁２ａ，２ｂを連結する辺の端面に、一対の側壁２ａ，２ｂおよび他の一対の側壁２ｃ，２ｄを折り畳んだ状態で他の一対の側壁２ｃ，２ｄのラッチ４が係脱するラッチ受９を備える。 - 特許庁

A semiconductor device comprises two latch circuits which latches respectively a complementary type output signals of an amplifier circuit and of which the number of gate arranged between an input and an output is one, and it is characterized by that a latch circuit is reset by an activation signal activating the amplifier circuit.例文帳に追加

半導体装置は、増幅回路の相補型出力信号をそれぞれがラッチする入出力間に介在するゲート数が１つである２つのラッチ回路を含み、増幅回路を活性化する活性化信号によりラッチ回路をリセットすることを特徴とする。 - 特許庁

In the case where an encoded signal having a state corresponding to the delay element that outputs the pulse signal to be input to the state change detection circuit 1002 is input and the state change detection signal is input, an encoded signal latch circuit 1003 latches the encoded signal.例文帳に追加

エンコード信号ラッチ回路1003は、状態変化検出回路1002に入力されるパルス信号を出力した遅延素子に応じた状態を有するエンコード信号が入力され、状態変化検出信号が入力された場合にエンコード信号をラッチする。 - 特許庁

The latch mechanism has a magnetic member 52 which is disposed at the head actuator and is located at an opposite side to the magnetic head around a rotary center of the head actuator and a latch magnet which latches the magnetic member of the head actuator rotated to the stopping position by magnetic attractive force.例文帳に追加

ラッチ機構は、ヘッドアクチュエータに設けられヘッドアクチュエータの回転中心に対し磁気ヘッドと反対側に位置した磁性部材５２と、停止位置に回動したヘッドアクチュエータの磁性部材を磁気吸引力によりラッチするラッチ磁石と、を有している。 - 特許庁

An NAND I/F 116 uses a program delay element 220 to delay a signal obtained by returning an RE signal, and outputs the signal as a second clock CLK2, and latches and outputs data read from a NAND memory 10 by using the second clock CLK2.例文帳に追加

ＮＡＮＤ Ｉ／Ｆ１１６は、ＲＥ信号を帰還させた信号をプログラムブル遅延素子２２０で遅延させて第２のクロックＣＬＫ２として出力し、第２のクロックＣＬＫ２を使用して、ＮＡＮＤメモリ１０から読み出したデータをラッチして出力する。 - 特許庁

The module includes a rail receiving location and first and second latches each movable between a first position where they are retracted from the rail receiving location and a second position where they at least partially obstruct the rail receiving location.例文帳に追加

モジュールはレール受入れ場所と、第１および第２のラッチであって、各々が、ＤＩＮレール受入れ場所から後退している第１の位置と、少なくとも部分的にＤＩＮレール受入れ場所を妨げている第２の位置との間を移動可能であるラッチを含む。 - 特許庁

An impedance controller 10 latches P-channel control signals PCNT5-PCNT1 to change P-channel impedance control signals PCNTY5-PCNTY1 when P-channel transistors PTr5-PTr1 in an output buffer 30 with an impedance control turn off.例文帳に追加

インピーダンス制御部１０は、インピーダンス・コントロール付き出力バッファ３０のＰチャンネルトランジスタＰＴｒ５〜ＰＴｒ１がオフになる時にＰチャンネル制御信号ＰＣＮＴ５〜ＰＣＮＴ１をラッチしてＰチャンネルインピーダンスコントロール信号ＰＣＮＴＹ５〜ＰＣＮＴ１を変化させる。 - 特許庁