LOGICを含む例文一覧と使い方
該当件数 : 9771件
To provide a logic simulation device which can accurately perform logic simulation even the delay time of each cell is different according to the state of the cell behind the above cell.例文帳に追加
各セルの遅延時間が後段のセルの状態に応じて異なる場合において、正確に論理シミュレーションが可能な論理シミュレーション装置を提供する。 - 特許庁
The client device generates a characteristic logic circuit by an electronic media characteristic circuit portion based upon logic circuit data sent from a client data communication portion.例文帳に追加
クライアント装置では、電子メディア固有回路部がクライアントデータ通信部から送られた論理回路データに基づいて、固有の論理回路を生成する。 - 特許庁
As such, merge and join circuits can be used for elementary logic cells to form asynchronous combinational logic circuits in accordance with the present invention.例文帳に追加
したがって、マージおよびジョイン回路を、基本的論理エレメントとして用い、本発明による非同期組み合わせ論理回路を形成することができる。 - 特許庁
The logic gates perform logic operation on an enablement signal and the intermediate scan signals to generate final scan signals used in dual resolution display modes.例文帳に追加
論理ゲートは、イネーブル信号と中間走査信号の論理演算を実行し、デュアル解像度表示モードで用いられる最終的な走査信号を発生させる。 - 特許庁
When a logic level of a control signal CTL becomes "0" indicating invalidity of processing, a control unit 71 sets a logic level of a selecting signal SEL to "0".例文帳に追加
制御部71は制御信号CTLの論理レベルが処理の無効を示す「0」になると、選択信号SELの論理レベルを「0」に設定する。 - 特許庁
LOGIC SYNTHESIS APPARATUS, AUTOMATIC ARRANGING AND WIRING APPARATUS AND SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加
論理合成装置、自動配置配線装置および半導体集積回路 - 特許庁
LOGIC CIRCUIT, SEMICONDUCTOR DESIGN SUPPORT DEVICE AND SEMICONDUCTOR DESIGN SUPPORT METHOD例文帳に追加
論理回路、半導体設計支援装置および半導体設計支援方法 - 特許庁
To facilitate the optimum retrieval or the like of corresponding information on a logic circuit and layout by generating cross reference information in comparing the logic circuit with the layout.例文帳に追加
論理回路とレイアウトとの比較時に、クロスリファレンス情報を生成し、最適な論理回路とレイアウトの対応情報の検索等を容易にする。 - 特許庁
The logic composition is performed by the instruction of the logic hierarchy recombination and the RTL after a design change (S10), and layout to a concrete circuit configuration is performed (S12).例文帳に追加
設計変更後のRTLと論理階層組み換えの指示とによって論理合成を行い(S10)、具体的な回路構成にレイアウトする(S12)。 - 特許庁
METHOD OF MODELING RING NETWORK, NETWORK ELEMENT, AND LOGIC APPARATUS AND SYSTEM例文帳に追加
リングネットワークをモデリングするための方法、ネットワーク要素、論理装置及びシステム - 特許庁
The integrated circuit chip (60) is provided with the domino logic gate (64), a circuit (66) that selectively latches a logic output signal (OH) of the gate, and enable sources (68, 70) for the gate.例文帳に追加
集積回路チップ(60)は、ドミノ論理ゲート(64)、前記ゲートの論理出力信号(OH)を選択的にラッチする回路(66)、及び、前記ゲート用のイネーブルソース(68,70)を備える。 - 特許庁
The aligning systems (10 and 31) include the single optical sensor, a lens and a processing logic.例文帳に追加
位置合わせシステム(10,31)は単一の光センサ、レンズ、及び処理ロジックを含む。 - 特許庁
This semiconductor device 10 is provided with a macro memory 11 mounted mixedly with a logic part.例文帳に追加
半導体装置10は、ロジック部と混載されるマクロメモリ11を備える。 - 特許庁
A stage (412) of a solid state memory device (410) comprises a main memory (10) and address logic circuits (12, 14).例文帳に追加
固体メモリデバイス(410)の段(412)は、メインメモリ(10)とアドレス論理回路(12,14)とを含む。 - 特許庁
SEMICONDUCTOR INTEGRATED LOGIC CIRCUIT PROVIDED WITH MODE SWITCH MEANS WITH RESPONSE FUNCTION FOR POWER INTERRUPT AND POWER SUPPLY METHOD FOR SEMICONDUCTOR INTEGRATED LOGIC CIRCUIT例文帳に追加
電源遮断の応答機能付きモード切替手段を備えた半導体集積論理回路および半導体集積論理回路の電源供給方法 - 特許庁
When the enable signal is shifted from the logic L to the logic H, a clock is output from an output terminal X, with its stopped level set as a restarting point.例文帳に追加
イネーブル信号が論理Lから論理Hに遷移すると、その停止していたレベルを再起点として出力端子Xからクロックが出力される。 - 特許庁
DEVICE AND METHOD FOR SILICON-ON-INSULATOR TRANSISTOR IN PROGRAMMABLE LOGIC DEVICE例文帳に追加
プログラマブルロジックデバイス内のシリコンオンインシュレータートランジスターのための装置と方法 - 特許庁
SEMICONDUCTOR DEVICE WITH MEMORY AND LOGIC CIRCUIT MIXED MOUNTED AND ITS MANUFACTURING METHOD例文帳に追加
メモリとロジック回路とが混載された半導体装置及びその製造方法 - 特許庁
When the correspondence of the address conversion is changed, the program is calculated from a page table 33, and the logic circuit is reconstituted in the programmable logic circuits 43 and 54.例文帳に追加
アドレス変換の対応が変わった場合には、ページテーブル33からプログラムを計算し、プログラマブルロジック回路43,54に論理回路を再構成する。 - 特許庁
The address logic circuits (12, 14) comprises address elements (26a, 26b) of first and second groups.例文帳に追加
アドレス論理回路(12,14)は、第1および第2のグループのアドレスエレメント(26a,26b)を含む。 - 特許庁
METHOD FOR RECONFIGURING CIRCUIT INTO PROGRAMMABLE LOGIC CIRCUIT AND INFORMATION PROCESSING SYSTEM例文帳に追加
プログラマブル論理回路への回路の再構成方法および情報処理システム - 特許庁
The logic address obtained from the first protection code BC is compared with the logic address obtained from the second protection code FC, when reading the data from the flash memory device 2.例文帳に追加
フラッシュメモリデバイス2からデータを読み出す場合、第1保護コードBCから得られる論理アドレスと、第2保護コードから得られる論理アドレスとが比較される。 - 特許庁
For example, when the START pulse from the core control logic circuit 33 goes high from a low level, the logic circuit 321 generates a high level gate pulse PCH.例文帳に追加
たとえば、コア制御ロジック回路からのSTARTパルスがロウレベルからハイレベルに変化すると、ロジック回路321がハイレベルのゲートパルスPCHを生成する。 - 特許庁
Employing the programmable logic array and a dynamic programmable gate can considerably improve the efficiency of logic blocks almost, without the need for adding of the circuit region.例文帳に追加
プログラマブル論理アレイと動的プログラマブル・ゲートを用いることで、回路領域をほとんど追加することなく論理ブロックの効率が大幅に改良される。 - 特許庁
Capacitor electrodes 40, 42 may be formed simultaneously with an interconnection layer at a logic part, where a logic circuit is formed and may be formed between interconnection layers.例文帳に追加
キャパシタ電極40,42は、論理回路が形成されたロジック部における配線層と同時に形成してもよく、配線層間に配置してもよい。 - 特許庁
To enable a user to understand a calculation logic of how much a web reader is interested in merchandise, etc., from the outside and also to optionally customize the calculation logic.例文帳に追加
ウェブページ閲覧者の商品等に対する興味度合いの算出ロジックをユーザが外部から理解でき、かつ、これを任意にカスタマイズできるようにする。 - 特許庁
FEEDBACK INDUCTION PSEUDO NMOS STATIC (FIPNS) LOGIC GATE AND METHOD例文帳に追加
フィードバック誘導型擬似NMOSスタティック(FIPNS)論理ゲートおよび方法 - 特許庁
WIRING LAYOUT METHOD, LOGIC CELL LIBRARY GENERATING DEVICE AND WIRING LAYOUT DEVICE例文帳に追加
配線レイアウト方法、論理セルライブラリ生成装置および配線レイアウト装置 - 特許庁
This circuit includes a 1st logic circuit 21, a fixed delay circuit 22, a fixed delay circuit 23, a fixed delay circuit 24, and a 2nd logic circuit 25.例文帳に追加
この発明は、第1の論理回路21、固定遅延回路22、固定遅延回路23、固定遅延回路24、および第2の論理回路25を含む。 - 特許庁
Gate signal line buses 3 connect the logic sections 1 and MOS arrays 4.例文帳に追加
ゲート信号線バス3はロジック部1とMOSアレイ4とを結んでいる。 - 特許庁
PROGRAMMABLE LOGIC DEVICE, CIRCUIT INFORMATION INPUT CONTROLLER, AND SEMICONDUCTOR DEVICE例文帳に追加
プログラマブル論理デバイス、回路情報入力制御装置および半導体装置 - 特許庁
When the forward fault notification frame is received from both the multicast logic paths, the transmission terminal node copies the frame and transfers the copied frame to both the multicast logic paths.例文帳に追加
また両マルチキャスト論理パスから前方障害通知フレームを受信すると,送信端ノードはフレームをコピーして両マルチキャスト論理パスへ転送する。 - 特許庁
I mean, if you're like me, math and logic is not easy.例文帳に追加
私だけでなく我々人類にとって 数学や論理学の理解は難しく - 映画・海外ドラマ英語字幕翻訳辞書
What's true about perception may not be true about math and logic.例文帳に追加
知覚に関するしくみは 数学や理論学には当てはまらないでしょう - 映画・海外ドラマ英語字幕翻訳辞書
A man who carves a human being in half doesn't come from a place of logic.例文帳に追加
論理的思考を持つ者が 人間を真っ二つに 刻んだりはしない - 映画・海外ドラマ英語字幕翻訳辞書
I can't find any logic to English spelling. “Ghoti” can be pronounced as “fish.”例文帳に追加
英語の綴りには規則性がないね。Ghotiはfishのように発音される。 - Tatoeba例文
The main functional areas of the UART module are serial communication channel, 16-bit counter for baud rate generation, internal channel control logic, and interrupt control logic. 例文帳に追加
このUARTモジュールの主要な機能領域は、シリアル通信チャネル、ボーレート生成用の16ビットカウンタ、内部チャネル制御ロジック、および割込み制御ロジックである。 - コンピューター用語辞典
Linear logic however makes the most sense when understood as a categorical logic, whose connectives are functors rather than mere operations. 例文帳に追加
線形論理はしかしながら、その結合子が単なる演算ではなくファンクタであるカテゴリ論理の一種として理解されるとき最も道理にかなっている。 - コンピューター用語辞典
in the study of logic, the reasoning that assumes that there are two or more inferences, called mediate inference 例文帳に追加
論理学において,2個以上の判断を前提とした推理すること - EDR日英対訳辞書
the stance of using formal logic to determine concepts in law, called conceptual jurisprudence 例文帳に追加
概念法学という,法律概念を形式論理だけで規定する立場 - EDR日英対訳辞書
a logic that investigates truth in formal thought without relation to facts or experience 例文帳に追加
事実や経験とは関わりなく,思考の形式について真偽を問う論理 - EDR日英対訳辞書
a study of trying to systematically deduce logic, using mathematical methods例文帳に追加
数学的な方法を使って演繹論理を体系化しようとする学問 - EDR日英対訳辞書
You can write the action handler to return different outcomes based on business logic. 例文帳に追加
ビジネスロジックに基づいて、異なる結果を返すアクションハンドラを記述できます。 - NetBeans
Next, we connect the logic we provided in the previous section to our user interface. 例文帳に追加
この項では、前の項で用意したロジックをユーザーインタフェースに接続します。 - NetBeans
Exceptions could be made for rewriting functions or contributing new logic. 例文帳に追加
関数のリライトや新たなロジックの提供の場合には、例外もありえます。 - PEAR
All logic to actually create the output is contained in the renderer. 例文帳に追加
実際の出力内容を作成するロジックは、すべてレンダラに含まれます。 - PEAR
PROGRAMMABLE LOGIC DEVICE AND IDENTIFICATION DISPLAY SYSTEM OF INFORMATION WRITTEN IN THE SAME例文帳に追加
プログラマブルロジックデバイス及びそれに書き込まれた情報の識別表示方式 - 特許庁
To increase the number of logic channels and to distribute the logic channels connected on a plurality of lines in the interconnection of packet switching networks.例文帳に追加
パケット交換網の相互間接続にあって、論理チャネル数の増大化と複数回線上で接続される論理チャネルの分散化とを実現する。 - 特許庁
The PLC 10 has a logic input/output and a physical input/output and can transfer from one logic output to a plurality of physical outputs.例文帳に追加
PLC10は、論理入出力と物理入出力とを有し、1つの論理出力から複数の物理出力への転送が可能である。 - 特許庁
| Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved. |
| Copyright © National Institute of Information and Communications Technology. All Rights Reserved. |
| Copyright © Japan Patent office. All Rights Reserved. |
Tatoebaのコンテンツは、特に明示されている場合を除いて、次のライセンスに従います: Creative Commons Attribution (CC-BY) 2.0 France |
JESC: Japanese-English Subtitle Corpus映画・海外ドラマ英語字幕翻訳辞書のコンテンツは、特に明示されている場合を除いて、次のライセンスに従います: Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0) |
| この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。 |
| © 2010, Oracle Corporation and/or its affiliates. Oracle and Java are registered trademarks of Oracle and/or its affiliates.Other names may be trademarks of their respective owners. |
| Copyright © 2001 - 2008 by the PEAR Documentation Group. This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ). |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|


Creative Commons Attribution (CC-BY) 2.0 France
Creative Commons Attribution-ShareAlike 4.0 International (CC BY-SA 4.0)