「LOGIC」に関連した英語例文の一覧と使い方(48ページ目) - Weblio英語例文検索

This logic circuit is composed by connecting a plurality of circuit blocks.例文帳に追加

論理回路は複数の回路ブロックが接続されて構成されているものとする。 - 特許庁

The function of the logic circuit can be grasped by reading in the contents of the memory.例文帳に追加

前記メモリの内容を読み込めば、前記論理回路の機能を把握できる。 - 特許庁

"Whatever Logic is good enough to tell me is worth writing down," 例文帳に追加

「私に聞かせる程よい論理ならなんであれ、書き込むだけの価値はありますね。」 - Lewis Carroll『亀がアキレスに言ったこと』

The method of verifying asynchronous circuit defines the metastable state of output data according to whether or not the input data of a logic circuit is different from a value held by the logic circuit when the clock signal of the logic circuit is active, generates a prescribed value accompanying the metastable state and outputs the prescribed value from the logic circuit only for a fixed period in the case of verifying the operation of an asynchronous logic circuit.例文帳に追加

本発明に係る非同期回路の検証方法は、非同期の論理回路の動作を検証する場合に、論理回路のクロック信号がアクティブな状態のときに、論理回路の入力データがその論理回路に保持された値と異なるか否かによって、出力データのメタステーブル状態を定義し、このメタステーブル状態に伴う所定の値を発生して論理回路から一定期間だけ出力させるものである。 - 特許庁

In this data processor, a main processing logic is able to decide a portion of a memory which should be an assigned memory which can be accessed by an auxiliary processing logic, and access from the auxiliary processing logic to the assigned memory is controlled by a memory management unit.例文帳に追加

メイン処理ロジックは補助処理ロジックによってアクセスできる割り当てられたメモリとすべきメモリの一部を定めることができ、補助処理ロジックによる割り当てられたメモリへのアクセスを制御するためのメモリ管理ユニットが設けられる。 - 特許庁

A driver 6 when receiving the binary logic signals 64, 62, and 61 through a bus level selecting circuit 5 converts the binary logic signals into analog signals of voltages having an amplitude e.2n-1, where (n) is the bus level of the binary logic signal and (e) is a reference voltage.例文帳に追加

ドライバ６は、バスレベル選択回路５を介して２値論理信号６４，６２，６１を受け取ると、その２値論理信号のバスレベルをｎ、基準電圧をｅとすると２値論理信号をｅ・２^n-1の振幅を持つ電圧のアナログ信号に変換する。 - 特許庁

When the instruction information is TRUE, a logic line retrieving section 13c refers to a logic line corresponding table storage section 12c to retrieve a combination of a specified network group identifier, the LAC group identifier and the access logic line identifier.例文帳に追加

論理回線検索部１３ｃは、指示情報がＴＲＵＥであった場合に、論理回線対応テーブル記憶部１２ｃを参照して指定ネットワークグループ識別子、ＬＡＣグループ識別子およびアクセス論理回線識別子の組み合わせを検索する。 - 特許庁

When the end of started service logic is reported, the contents of the service logic start allowable management table to the other service logic effected by the competitive conditions are updated into contents corresponding to a situation, where the competitive conditions are eliminated.例文帳に追加

起動されていたサービス論理の終了が報告されると、競合条件から影響を受けていた他のサービス論理に対するサービス論理起動許容表の内容を、競合条件がなくなった状況に対応する内容に更新する。 - 特許庁

A memory cell mat (30) is divided into a plurality of entries, an arithmetic logic unit (ALU) is arranged corresponding to each entry (ERY) and between the entries and the corresponding arithmetic logic units, arithmetic/logic operation is executed in bit-serial and entry-parallel mode.例文帳に追加

メモリセルマット（３０）を複数のエントリ（ＥＲＹ）に分割し、各エントリ（ＥＲＹ）に対応して、演算処理ユニット（ＡＬＵ）を配置し、これらのエントリと対応の演算処理ユニットとの間で、ビットシリアルかつエントリパラレル態様で演算処理を実行する。 - 特許庁

To provide peripheral equipment retrieving set files of all of a plurality of logic units and easily coping with a logic unit that takes time in response even when the logic unit newly comes on the market.例文帳に追加

複数の論理ユニットの全てに対して設定ファイルの検索を行うことができ、また、応答に時間のかかる論理ユニットが新たに市場に出てきた場合でも、容易に対応することができる周辺装置を提供することを目的とする。 - 特許庁

A communication path through the RFID is established between the logic device and an RFID terminal, the write data are transmitted to the logic device from the RFID terminal through the communication path, and the write data are stored in a data storage part inside the logic device.例文帳に追加

論理デバイスとＲＦＩＤ端末間にＲＦＩＤを経由する通信経路を確立し、ＲＦＩＤ端末より、その通信経路を介して書込みデータを論理デバイスへ送信して、その書込みデータを論理デバイス内のデータ格納部に格納する。 - 特許庁

A link destination web site receives a transmission request with a logic URL, subsequently converts the logic URL into a real URL, transmits Web contents corresponding to the real URL to a transmission request source and counts the number of accesses by logic URLs at the same time.例文帳に追加

リンク先ＷＥＢサイトでは、論理ＵＲＬによる送信要求を受けた後、実ＵＲＬに変換し、実ＵＲＬに対応したＷＥＢコンテンツを送信要求元に送信すると同時に、論理ＵＲＬ別にアクセス数をカウントする。 - 特許庁

To shorten a time required for logic re-synthesis and to prevent occurrence of an error during logic re-synthesis operation when a change and a correction in a function/logic design phase are carried out on an LSI with an enormous hierarchy structure in a net list due to increase in scale and speed.例文帳に追加

大規模化高速化が進みネットリストでの階層構造が膨大となるＬＳＩの、機能・論理設計フェーズでの変更修正において、再論理合成の時間を短くし、かつ、再論理合成作業での誤りの発生を防ぐ。 - 特許庁

In the case of performing logic compiling, a switch 160 is switched over, a compile program is loaded onto a logic device FPGA(field programmable gate array) 120 from a memory 140, and design data stored in a magnetic disk 150 are applied to the logic device FPGA 120 through a memory 170.例文帳に追加

論理コンパイルを行う場合、スイッチ１６０を切換え、メモリ１４０よりコンパイルプログラムを論理デバイスＦＰＧＡ１２０にロードし、磁気デイスク１５０に格納された設計データをメモリ１７０を介して論理デバイスＦＰＧＡ１２０に印加する。 - 特許庁

For this, the electric potential of a virtual power supply line VA connecting between the logic circuit 20 and the switch circuit 30 varies chiefly in response to an operation state of the logic circuit part 20 in the same cell, and is unlikely to be influenced by an operation state of another logic cell.例文帳に追加

そのため、論理回路部２０とスイッチ回路３０とを接続する仮想電源ラインＶＡの電位は、主として同一セル内の論理回路部２０の動作状態に応じて変動し、他の論理セルの動作状態の影響を受け難くなる。 - 特許庁

To attain a logic signal measuring device which attains high-resolution time measurement of a repetitive logic input signal by a relatively inexpensive and small-scale circuit and also easily obtains high resolution even in the case of measuring a plurality of logic input signals.例文帳に追加

繰り返しロジック入力信号の高分解能時間測定を、比較的安価で小規模な回路で実現するとともに、複数のロジック入力信号の測定を行う場合にも高分解能が得やすいロジック信号測定装置を実現すること。 - 特許庁

At a place where fault detection is impossible, an inspection point is inserted into undetected logic present at a position where the number of logic stages is least when viewed from a fault detection trouble place as a logic gate, a terminal or a hardware macro impeding fault detection.例文帳に追加

故障検出が不可能な箇所では、故障検出を妨げる論理ゲート若しくは端子又はハードマクロである故障検出障害箇所から見て論理段数が最も少ない位置に存在する未検出論理に検査点を挿入する。 - 特許庁

The ring oscillator is constituted by connecting a plurality of logic gates in a ring shape and outputs a clock of designated frequency from one of the plurality of logic gates, and one of the plurality of logic gates is a switching circuit with two or more two inputs.例文帳に追加

リングオシレータ回路は、複数の論理ゲートがリング状に接続されて構成され、複数の論理ゲートのうちの１つから所定周波数のクロックを出力するもので、複数の論理ゲートのうちの１つが２入力以上の切替回路である。 - 特許庁

In an active mode, inputs 120A to 120N are supplied to the combinational logic circuit 102A via FF and subjected to logical treatment, and output of a combinational logic circuit of its preceding stage is input to a combinational logic circuit of a next stage via FF one by one.例文帳に追加

アクティブ・モードでは、入力１２０Ａ〜ＮがＦＦを介して組合せ論理回路１０２Ａに供給されて論理処理され、そして順次、前段の組合せ論理回路の出力がＦＦを介して次段の組合せ論理回路に入力される。 - 特許庁

METHOD AND DEVICE IN SFQ LOGIC CIRCUIT, BIAS CURRENT SIMULATION PROGRAM IN SFQ LOGIC CIRCUIT, AND RECORD MEDIUM WHICH RECORDS BIAS CURRENT SIMULATION PROGRAM IN SFQ LOGIC CIRCUIT例文帳に追加

ＳＦＱ論理回路におけるバイアス電流シミュレーション方法、ＳＦＱ論理回路におけるバイアス電流シミュレーション装置、ＳＦＱ論理回路におけるバイアス電流シミュレーションプログラム、ＳＦＱ論理回路におけるバイアス電流シミュレーションプログラムを記録した記録媒体 - 特許庁

The computers 100 and 110 respectively transmit the logic information such as computer names and logic device names to the disk array 140 in accordance with the disk volume, and the disk array 140 registers the logic information received corresponding to designated disk volume in a volume management table 162.例文帳に追加

コンピュータ100,110の各々からディスクボリュームと対応してコンピュータ名、論理デバイス名などの論理情報をディスクアレイ140へ送信し、ディスクアレイ140が指定されたディスクボリュームと対応して受信した論理情報をボリューム管理表162に登録する。 - 特許庁

A logic channel selector is inserted into an IC card interface control circuit and an IC card chip, thus the function of a logic channel can be realized by using this logic channel selector and an additional application inserted into the application in the IC card.例文帳に追加

本発明は、上記の問題を解決したものであり、ICカードインターフェイス制御回路とICカードチップ内に論理チャネルセレクタを挿入することにより、これとICカード内のアプリに挿入した追加アプリケーションとを用いて論理チャネルの機能を実現する。 - 特許庁

A comparison circuit 16 as an disagreement detecting means compares the comparison logic (a second reference signal), having a logic value according to the internal signal with the glitch extracted by the comparison voltage generator 15, to detect disagreement of the logic values.例文帳に追加

不一致検出手段としての比較回路１６は、内部信号に応じた論理値を有する比較論理（第２の参照信号）と前記比較電圧発生器１５により抽出されたグリッジとを比較し、これらの論理値の不一致を検出する。 - 特許庁

To prevent the occurrence of an error in logic re-synthesis work, by shortening logic re-synthesis time, in a change and a correction in a function/logic design phase of an LSI becoming enormous in a hierarchical structure in a net list due to an increase in a scale and a speed.例文帳に追加

大規模化高速化が進みネットリストでの階層構造が膨大となるＬＳＩの、機能・論理設計フェーズでの変更修正において、再論理合成の時間を短くし、かつ、再論理合成作業での誤りの発生を防ぐ。 - 特許庁

An XOR circuit 30 determines whether an output of a positive logic gate circuit 10 which selects one of logic signals A, B and an output of a negative logic gate circuit 20 which selects one of inverses A_, B_ of the signals are matched or not.例文帳に追加

論理信号Ａ，Ｂの一方を選択する正論理ゲート回路１０の出力と、その反転信号Ａバー，Ｂバーの一方を選択する負論理ゲート回路２０の出力とが一致するか否かをＸＯＲ回路３０で判定する。 - 特許庁

A logic gate 10 of a previous stage with resonance tunnelling elements RTD_11 and RTD_12 connected serially and a logic gate 20 of a post stage with resonance tunnelling elements RTD_21 and RTD_22 connected serially are connected through a capacitor Cc between the logic gates 10 and 20.例文帳に追加

共鳴トンネル素子ＲＴＤ１１、ＲＴＤ１２が直列に接続された前段の論理ゲート１０と、共鳴トンネル素子ＲＴＤ２１、ＲＴＤ２２が直列に接続された後段の論理ゲート２０との間をコンデンサＣｃを介して接続した。 - 特許庁

When start is allowed, competitive conditions registered with a service logic competition management table 36 is referred to, and the contents of the table 34 to other service logic affected by starting the service logic are updated.例文帳に追加

起動が許容される場合、サービス論理競合管理表３６に登録されている競合条件を参照して、そのサービス論理を起動することによって影響を受ける他のサービス論理に対するサービス論理起動許容表３４の内容を更新する。 - 特許庁

All trigger events are detected in the logic signal, and the logic signal is sampled at high speed, and sampled logic signal data are generated, and pre-trigger delay is provided by being delayed, and taken out in real time corresponding to a trigger event detected thereafter.例文帳に追加

ロジック信号では全てのトリガ・イベントが検出され、ロジック信号は高速でサンプリングされ、サンプリングされたロジック信号データを生成し、遅延されてプリ・トリガ遅延を提供し、その後に検出されたトリガ・イベントに応じてリアルタイムで取り出される。 - 特許庁

To facilitate preparation of a legible logic circuit diagram free from such failure as the crossing of connection by increasing the flexibility of setting of the position or the number of the logic terminals of a symbol when performing the logic design of a circuit or printed board or the like configured of a plurality of components.例文帳に追加

複数の部品からなる回路やプリント板などの論理設計を行なう際に、シンボルの論理端子の位置や数の設定の自由度を向上して、結線の交差等の不具合の無い見易い論理回路図を作成し易くする。 - 特許庁

To provide a power source switching circuit capable of reducing the power consumption at the time of an operation of a logic circuit by reducing the operating voltage of the logic circuit at the time of the operation of the logic circuit constituted in a semiconductor integrated circuit.例文帳に追加

半導体集積回路中に構成された論理回路の動作時に論理回路の動作電圧を減少させて、論理回路の動作時の消費電力を削減することができる電源スイッチ回路を提供することを目的とする。 - 特許庁

This system can be provided with application logic and presentation logic and at least, a part of it is processed without discrimination by a server or a client without being changed.例文帳に追加

システムは、アプリケーション論理とプレゼンテーション論理を含むことができ、少なくともその一部は、変更を加えることなく、サーバまたはクライアントによって区別なく処理される。 - 特許庁

In this case, the logic level of the NAND circuit 102 is set so as to be higher than an intermediate level, and the logic level of the NOR circuit 103 is set so as to be lower than the intermediate level.例文帳に追加

ここで、ＮＡＮＤ回路１０２のロジックレベルは中間レベルより高く、一方、ＮＯＲ回路１０３のロジックレベルは中間レベルより低く、それぞれ設定されている。 - 特許庁

Namely, reliability in the result of the logic synthesis is improved, it is not necessary to repeat the logic synthesis and automatic layout wiring, and a period for design can be shortened.例文帳に追加

つまり、論理合成結果の信頼性が向上し、論理合成と自動配置配線とを繰り返す必要が無くなり、設計期間を短縮することができる。 - 特許庁

The cache logic is further configured to store the memory line in the selected way.例文帳に追加

キャッシュロジックは、さらに、選択されたウェイのメモリラインを記憶するように構成される。 - 特許庁

A packet classifying device is equipped with a rule memory, a criterion memory, and control logic.例文帳に追加

パケット分類装置は、規則メモリと判定基準メモリと制御ロジックとを備える。 - 特許庁

To make simultaneously finable an important matter and soft by erasing logic from the soft development work and eliminating the necessity of process logic for business.例文帳に追加

ソフト開発作業から論理を消去し、業務的なプロセスロジックを不要とし、要件とソフトとを同時に求め、従来のソフトウェアの問題に革命的な解決を提供すること。 - 特許庁

DESERIALIZER CIRCUITRY FOR HIGH-SPEED SERIAL DATA RECEIVER ON PROGRAMMABLE LOGIC DEVICE INTEGRATED CIRCUIT例文帳に追加

プログラマブルロジックデバイス集積回路上の高速シリアルデータレシーバ用のデシリアライザ回路網 - 特許庁

To control a logic-circuited vibration isolation control circuit from an outside.例文帳に追加

ロジック回路化された防振制御回路を外部から制御することを可能とする。 - 特許庁

In addition, time to generate logic is shortened by sorting the sample data by every piece of data with similar feature values and providing a means to automatically construct the logic table.例文帳に追加

また、サンプルデータを特徴量の類似したデータ毎に分類し、ロジックテーブルを自動的に構築する手段を備えることによって、ロジックを生成する時間を短縮する。 - 特許庁

Besides, the logic chip 10 has a SRAM 12 and its memory control circuit 13.例文帳に追加

ロジックチップ１０は、ＳＲＡＭ１２とそのメモリ制御回路１３とを更に有する。 - 特許庁

The 1st logic unit encodes a timing instruction for controlling the receiving timing of the transfer request received by the 2nd logic unit in the type signal.例文帳に追加

前記第１のロジックユニットは前記第２のロジックユニットが前記転送要求を受け取るタイミングを制御するためのタイミング指示を、前記タイプ信号内に符号化する。 - 特許庁

A logic operating part carries out operation of the logic values expressed by the outputs of the light-receiving elements 11a, 11b each other, and generates an output signal, having a frequency different from the movement frequency.例文帳に追加

論理演算部は、受光素子１１ａ，１１ｂ，…の出力が表す論理値同士を演算して、移動周波数と異なる周波数をもつ出力信号を作成する。 - 特許庁

To show logic for improving an electric characteristic of a photoelectric conversion element.例文帳に追加

光電変換素子の電気的特性向上の筋道を示すことを課題とする。 - 特許庁

When the logic circuit in a library 16 is described by the HDL in the net list format, the HDL in the net list format is converted into the HDL of the RTL format, similar to the case of the logic circuit.例文帳に追加

ライブラリ１６の論理回路がネットリスト形式ＨＤＬで記述されている場合、論理回路の場合と同様にＲＴＬ形式ＨＤＬに変換する。 - 特許庁

A pulse is generated by a logic arithmetic operation between the control signal and the voltage of the node N0.例文帳に追加

パルスは制御信号とノード（Ｎ０）電圧の論理演算により発生される。 - 特許庁