「Logical Block」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

Gate circuits 613 and 614 are logical gates receiving the output signal from the first voltage detection circuit 620 and the output signals from a block select circuit 603 and a time sharing select circuit 602 and operating with a second power supply voltage higher than the first power supply voltage.例文帳に追加

ゲート回路６１３，６１４は、第１電圧検知回路６２０の出力信号と、ブロック選択回路６０３及び時分割選択回路６０２の出力信号とを入力信号とし、第１電源電圧よりも高い第２電源電圧で動作する論理ゲートである。 - 特許庁

To provide a method of forming the macro-block library for logical simulation capable of setting a proper delay time not including the excess margin, to a macro-block wherein a clock control circuit is inserted between a macro-clock input terminal and a synchronizing output circuit, and to provide a layout designing method capable of easily eliminating the timing error, and remarkably shortening a time for designing.例文帳に追加

マクロクロック入力端子と同期化出力回路との間にクロック制御回路が挿入されているマクロブロックに対して、過剰なマージンを含まず適切な遅延時間を設定することが可能な論理シミュレーション用マクロブロックライブラリの作成方法と、このライブラリを用いて、タイミングエラーを容易に解消し設計期間を大幅に短縮することが可能なレイアウト設計方法とを提供する。 - 特許庁

This configuration data updating device for updating a configuration ROM to be applied for configuring the large-scaled integrated circuit having a regular logical block structure capable of programming including an FPGA is provided with a means 36 for backing up the data of the configuration ROM before update.例文帳に追加

ＦＰＧＡを含むプログラミングが可能な規則的な論理ブロック構造を有する大規模集積回路のコンフィグレーションを行うのに適用されるコンフィグレーションＲＯＭを更新するためのコンフィグレーションデータ更新装置において、前記コンフィグレーションＲＯＭの更新前のデータをバックアップする手段３６を備えた。 - 特許庁

A computer performs: function simulation processing (9) for evaluating whether a designed circuit satisfies a specification; and cluster division processing (10) for obtaining a power domain by performing a cluster division for each logical block having activation timings within a predetermined range on the basis of the result of the function simulation processing.例文帳に追加

設計された回路が仕様を満たしているか否かを評価するための機能シミュレーション処理（９）と、上記機能シミュレーション処理の結果に基づいて、活性化タイミングが所定の範囲内で揃う論理ブロック毎にクラスタ分割することでパワードメインを得るクラスタ分割処理（１０）とがコンピュータで行われる。 - 特許庁

An error block management method for a flash disk device comprising a flash memory and a controller for the flash memory has the steps of recording information about logical sectors 23 with errors in an error management table 17 in the controller, and referring to the error management table 17 when the flash memory is accessed.例文帳に追加

フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理方法であって、エラーが発生した論理セクタ２３の情報を前記コントローラに設けられたエラー管理テーブル１７に記録するステップと、前記フラッシュメモリへアクセスする際に前記エラー管理テーブル１７を参照するステップとを有する。 - 特許庁

To provide logical synthesis restriction generation and processing device and method therefor for generating restriction for properly distributing restrictions on a pass spread over between blocks in the case of optimizing hardware hierarchically designed by blocks for every block.例文帳に追加

本発明は、ブロックにより階層設計されたハードウェアをブロックごとに最適化する際に、ブロック間にまたがったパスに対して、パスへの制約をブロックごとに適切に分配する制約を生成する論理合成用制約生成処理装置及び論理合成用制約生成処理方法を提供することを課題とする。 - 特許庁

When a standby system server 2 detects abnormality of an active system server 1, the standby system server 2 requests a monitoring server 3 via a maintenance bus 6 to block off a port 41 of a network switch 4, and after confirming that the monitoring server 3 has forcibly blocked off the port 41 of the network switch 4, the logical address of the standby system server 2 is enabled.例文帳に追加

予備系サーバ２が現用系サーバ１の異常を検出した際、予備系サーバ２は、保守バス６を介して監視サーバ３に対しネットワークスイッチ４のポート４１を閉塞するよう要求し、監視サーバ３がネットワークスイッチ４のポート４１を強制的に閉塞したのを確認してから、予備系サーバ２の論理アドレスを有効にする。 - 特許庁

This method/device is provided with an application 42 which outputs a command to execute the operation of every file, a file system 43 which generates random access commands of every logical block according to the execution command of the application 42 and a driver part 44 which converts the random access commands into the sequential access commands and also outputs these sequential access commands to the external devices.例文帳に追加

ファイル単位による動作を実行させる実行コマンドを出力するアプリケーション４２と、前記実行コマンドに基づいて論理ブロック単位とされるランダムアクセスコマンドを生成するファイルシステム４３と、前記ランダムアクセスコマンドをシーケンシャルアクセスコマンドに変換するとともに、変換したシーケンシャルアクセスコマンドを外部機器に出力するドライバ部４４を備える。 - 特許庁

The storage system includes a first duplication exclusion scope comprising a first volume, a first table of hash values corresponding to first area of data stored on the first volume, and a logical block address table of a place where the area of data is stored on the first volume, and a second duplication exclusion scope including similar information for a second volume.例文帳に追加

記憶システムは、第１のボリュームと、第１のボリューム上に記憶されたデータの第１の領域に対応するハッシュ値の第１の表と、データの領域が第１のボリューム上に記憶された場所の論理ブロックアドレス表とを含む第一の重複除外範囲と、第２のボリュームに関して類似した情報を含む第２の重複除外範囲とを含む。 - 特許庁

Even when data of a logical block address being already written is updated, a new region is selected and data are written in a step 805, and when data writing succeeds, an old region is invalidated in a step 821 and the new region is validated in a step 822, and when the writing fails, the new region is invalidated in a step 811.例文帳に追加

書き込み済みの論理ブロックアドレスのデータを更新する場合であっても、ステップ８０５で新規領域を選択してデータを書き込み、データの書き込みに成功した場合にはステップ８２１で旧領域を無効にして、ステップ８２２で新領域を有効にし、書き込みに失敗した場合にはステップ８１１で新領域を無効にする。 - 特許庁

To provide a mapping algorithm for efficient access to a flash memory, wherein block state information that is changed, through logical operations required by a processor is written in the flash memory, according to a predetermined state transition algorithm and the changed information is referred to upon read/write operations in a flash memory, a mapping control apparatus and a method for the flash memory.例文帳に追加

フラッシュメモリ、そのためのマッピング制御装置及び方法に関し、プロセッサから要求される論理演算により変更されるブロックの状態情報を、所定の状態遷移アルゴリズムにより、フラッシュメモリに書き込み、書き込み／読み出し演算の際に参照させる効率的なフラッシュメモリアクセスのためのマッピングアルゴリズムを提供すること。 - 特許庁

When a controller 3 of a semiconductor storage device 1 receives a grade designation signal to designate a grade from a setting device 11, the controller executes logical block allocation processing so that flash memory chips CP whose numbers correspond to a grade designated by the received grade designation signal can execute data writing processing and data readout processing in parallel.例文帳に追加

この半導体記憶装置１のコントローラ３は、設定装置１１からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。 - 特許庁

The cache device 2 stores a received OS image in an incorporated storage medium in response to receiving a read response of OS image-portion data from the storage router 7 and thereafter transfers pertinent data to the diskless PC 1 from the OS image stored in the device itself without requesting read to a storage device 6, in response to a read request for logical block address 1 and following addresses from the diskless PC 1.例文帳に追加

ストレージルータ７からＯＳイメージ分のデータの読み出し応答を受信すると，キャッシュ装置２は，受信したＯＳイメージを内蔵の記憶媒体に記憶し，その後，ディスクレスＰＣ１からの論理ブロック１番地以降の読み出し要求に対しては，ストレージ装置６に要求を行わず，自装置内に記憶しているＯＳイメージから該当するデータをディスクレスＰＣ１に転送する。 - 特許庁

A verifying means 18 reads out the data of the number of sectors designated in the verify list 141 from the HDD 121 in accordance with a logical block address registered in the verify list 141, and compares the ID of each sector with the ID of the verify list 141 to verify that those ID are matched, and erases the pertinent region from the verify list, and degenerates the HDD 121 in the unmatched case.例文帳に追加

検証手段１８は、ベリファイリス１４１に登録されている論理ブロックアドレスから、ベリファイリスト１４１に指定されているセクタ数のデータをＨＤＤ１２１から読み出し、各セクタのＩＤとベリファイリスト１４１のＩＤとを比較して一致していることを検証し、該当領域をベリファイリスト１４１から削除するとともに、検証が不一致であればＨＤＤ１２１を縮退させる。 - 特許庁