「Master clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

TIME SYNCHRONIZATION AID DEVICE, CLOCK SYNCHRONIZATION DEVICE, MASTER COMMUNICATION STATION, AND SLAVE COMMUNICATION STATION例文帳に追加

時間同期支援装置、クロック同期装置、マスタ通信局及びスレーブ通信局 - 特許庁

The secondary master 1 starts up in response to the starting signal, and outputs a clock request signal requesting supply of a clock signal to the secondary master 1 to the clock generator 4.例文帳に追加

第２のマスタ１は、起動信号に応じて起動を開始するとともに、第２のマスタ１へのクロック信号の供給を要求するクロック要求信号をクロックジェネレータ４に対して出力する。 - 特許庁

Respective output clocks DQSOUT of Slave DLLs (200-1 to 200-n) are fed back and inputted to a Master DLL (100), and phase comparisons (PD) with an output clock signal CLK0 of the Master DLL (100) are made on a time-division basis to detect phase errors.例文帳に追加

Slave DLL(200-1〜200-n)の各出力クロック信号DQSOUTはフィードバックされて、Master DLL(100)に入力され、時分割でMaster DLL(100)の出力クロック信号CLK0と位相比較(PD)されて位相誤差が検出される。 - 特許庁

The master device also has a reference clock pulse-generating device 24 and transmits a reference clock signal generated by this reference clock pulse-generating device to the slave device.例文帳に追加

マスタ装置が基準クロック・パルス発生装置２４を有し、この基準クロック・パルス発生装置が発生した基準クロック信号をスレーブ装置に伝送する。 - 特許庁

When a master receives a clock switching signal, the master asserts a register bypass selection signal together with a command/data effective signal.例文帳に追加

マスタがクロック切り替え信号を受信すると、コマンド／データ有効信号と共にレジスタバイパス選択信号をアサートする。 - 特許庁

A clock signal generated from the master unit is transmitted through an idle core wire of the LAN cable and given to an idle pin of the master port.例文帳に追加

マスタユニットで発生したクロック信号は、ＬＡＮケーブルの空き芯を伝送して、マスタポートの空きピンに入力される。 - 特許庁

A master clock signal MCK obtained by N multiplication of an external clock signal ECK is generated at a PLL 10.例文帳に追加

ＰＬＬ１０において、外部クロック信号ＥＣＫの周波数をＮ逓倍したマスタクロック信号ＭＣＫが生成される。 - 特許庁

The bus master 20-n sends the data in synchronism with a first clock ΦCLK1, and the memory device 60 operates in synchronism with a second clock ΦCLK2.例文帳に追加

バスマスタ20-nは、第１クロックΦCLK1に同期してデータを送信し、メモリ装置60は、第２クロックΦCLK2に同期して動作する。 - 特許庁

A local clock CLK (13.56 MHz) is supplied to a master counter&edge window generating portion 113 as a count clock.例文帳に追加

マスターカウンタ＆エッジウインドウ発生部１１３に、ローカルクロックＣＬＫ（１３．５６ＭＨｚ）をカウントクロックとして供給する。 - 特許庁

When a receiving buffer amount of the receiving buffer of the master channel reaches a predetermined center value, a variable clock unit is set to a center frequency and actuated, and the clock frequency of the variable clock unit is controlled and clock synchronized with the clock master side so that the receiving buffer amount after the actuation becomes stable at the center value.例文帳に追加

マスタチャネルの受信バッファに蓄積された受信バッファ量が所定のセンタ値に達した際に可変クロック部を中心周波数に設定して起動、起動後に受信バッファ量がセンタ値に安定するように可変クロック部のクロック周波数を制御して、クロックマスタ側にクロック同期させる。 - 特許庁

The clock master performs a switching request to a mobile station in a slave mode (S52) when its own station satisfies a condition of master switching request transmission, e.g. a decrease in capability as a clock master or the like (S51).例文帳に追加

クロックマスタは、自局が例えばクロックマスタとしての能力が低下する等のクロックマスタ切替要求送信の条件を満たしたときに（Ｓ５１）、スレーブモードの移動局に対して切替要求を行う（Ｓ５２）。 - 特許庁

A current source A generates an operating current A for the master clock circuit, the master data circuit, and the slave data circuit, and a current source B generates an operating current B for the slave clock circuit, the master latch, and the slave latch.例文帳に追加

電流源Ａは、マスタークロック回路、マスターデータ回路、及びスレーブデータ回路に対する作動電流Ａを発生し、電流源Ｂは、スレーブクロック回路、マスターラッチ、及びスレーブラッチに対する作動電流Ｂを発生する。 - 特許庁

The driving LSI 50A operates with a master clock MCLK, but reading of the correction data from the fast serial I/F flash memory 40A is performed on the basis of a serial clock SCK synchronized with the master clock MCLK.例文帳に追加

前記駆動ＬＳＩ５０ＡはマスタークロックＭＣＬＫによって動作するが、補正データの高速シリアルＩ／Ｆフラッシュメモリ４０Ａからの読み出しは、マスタークロックＭＣＬＫに同期したシリアルクロックＳＣＫに基づいて行われる。 - 特許庁

A master latch 110 and a slave latch 120 operate in compliance with a basic clock ck0, and constitutes a master-slave type flip-flop.例文帳に追加

マスターラッチ１１０およびスレーブラッチ１２０は基本クロックｃｋ０に従って動作し、マスタースレーブ型フリップフロップを構成する。 - 特許庁

To provide a master clock device, for synchronizing the clocking of a slave clock by a master clock with kinds of synchronization method, namely a time signal and a timecode signal, via an existing signal line, and selecting a plurality of types of slave clocks on the signal line, and easily synchronizing the clocking of the salve clock with that of the master clock, even if they differ.例文帳に追加

本発明は、親時計が既存の信号線を介して２種類の同期方法、時報信号とタイムコード信号、により子時計の計時を同期させて、信号線上に子時計の種類を複数選択でき、かつ、子時計の計時が親時計のそれと異なっても容易に同期させることができる親子時計装置を提供する。 - 特許庁

At this time, a master clock MCK can be generated with arbitrary frequency by a PLL.例文帳に追加

その際、マスタークロックＭＣＫをＰＬＬにより任意の周波数で生成可能とする。 - 特許庁

A counter 6 starts counting master clock signals, each time the edge detection signal is generated.例文帳に追加

カウンタ６は、エッジ検出信号が発生するごとにマスタクロック信号のカウントを開始する。 - 特許庁

One operates a master clock around 27 MHz and consumes milliwatts of power.例文帳に追加

約２７ＭＨｚでマスタクロックを動作し、数ミリワットの電力を消費するものが一つである。 - 特許庁

To secure a stable operation by correcting the clock setup of a slave device from a master device.例文帳に追加

親機から子機の時計設定を補正することにより、安定した動作を確保する。 - 特許庁

For the horizontal transfer pulses ϕH generated by dividing the frequency of a master clock MCLK by (m), (n) system clocks SCLK1 to SCLKn generated by dividing the frequency of the master clock by (n) ((n) is an even natural number) are outputted delaying the phase by one cycle of the master clock.例文帳に追加

マスタークロックＭＣＬＫをｍ分周した水平転送パルスφＨに対して、マスタークロックをｎ（ｎは自然数かつ偶数）分周したｎ個のシステムクロックＳＣＬＫ１〜ＳＣＬＫｎを、各位相をマスタークロックの１周期ずつ遅延させて出力する。 - 特許庁

The master station 1 outputs a clock signal synchronized with each bit of data output to the data line Ld to the clock line Lk.例文帳に追加

マスタ局１は、データ線Ｌｄに出力するデータのビット毎に同期したクロック信号をクロック線Ｌｋに出力する。 - 特許庁

This allows counting of frequency in which the master clock signal MCK is "H" at rising time of test clock signal TCK.例文帳に追加

これにより、テストクロック信号ＴＣＫの立ち上がり時点でマスタクロック信号ＭＣＫが“Ｈ”である回数をカウントすることができる。 - 特許庁

The master clock is GPS-calibrated, and an accurate clock is used to drive NCOs for the mobile telephone part and host CPU.例文帳に追加

マスタクロックはＧＰＳ較正され、携帯電話部及びホストＣＰＵ用のＮＣＯを駆動するために正確なクロックが使用される。 - 特許庁

The master station includes a master clock (HM) represented as a value of a master counter (CM) and means (MG1) for generating wireless frames of IP packets containing particularly PTP messages of first and second types.例文帳に追加

マスター局は、マスタカウンタ(CM)の値で表現されるマスタクロック(HM)と、特に第１及び第２タイプのPTPメッセージを含むIPパケットの無線フレームを生成する手段(MG1)を有する。 - 特許庁

The reception buffer clock control part 37 on the clock master side generates a fixed clock from a variable clock part 32 and clears the reception buffer part 30 upon reception of the instruction from the start up completion notification detection part 39.例文帳に追加

クロックマスタ側の受信バッファ・クロック制御部３７は、可変クロック部３２から固定クロックを発生させ、スタートアップ完了通知検出部３９から指示を受けると、受信バッファ部３０をクリアする。 - 特許庁

To provide a clock synchronizing method and communication system in which excellent clock synchronism is achieved by a clock packet when transmitting a packet including the clock packet from a master device to a slave device.例文帳に追加

マスター装置からスレーブ装置にクロックパケットを含むパケットが送信される場合にそのクロックパケットにより良好なクロック同期を実現することができるクロック同期方法及び通信システムを提供する。 - 特許庁

A procedure of synchronizing a clock of one wireless channel device (slave) to a frame synchronizing clock of the other wireless channel device (master) of a pair of facing wireless nodes which share a wireless link, and a procedure of synchronizing the clock of the master to the clock of the slave in the wireless node in which the master and the slave sets are accommodated are included.例文帳に追加

無線リンクを共有して対向する一対の無線ノードの一方の無線チャネル装置（マスタ）のフレーム同期用クロックに他方の無線チャネル装置（スレーブ）のクロックを同期させる手順と、マスタおよびスレーブが収容されている無線ノードにおいて、前記スレーブのクロックにマスタのクロックを同期させる手順とを含む。 - 特許庁

A clock selection part 70 supplies one of n pieces of clocks CK1 to CKn from a frequency-division clock generation part 60 as a master clock CKm1 to a DSP 20.例文帳に追加

クロック選択部７０は、分周クロック生成部６０からのｎ個のクロックＣＫ１〜ＣＫｎのうちの１つをマスタークロックＣＫｍ１としてＤＳＰ２０に供給する。 - 特許庁

A reference clock signal in which a period of rising or falling of each clock is uniform is generated from a master clock signal used, when a servo track is written.例文帳に追加

サーボトラックを書き込む際に用いられるマスタークロック信号から、各クロックの立ち上がりまたは立ち下がりの周期が均一である基準クロック信号を生成する。 - 特許庁

A phase difference counter 1 counts a phase difference between an input clock extracted from transmission line data and a comparison clock outputted from a frequency divider 5 on the basis of a master clock.例文帳に追加

位相差カウンタ１は、伝送路データから抽出された入力クロックと分周器５から出力される比較クロックとの位相差をマスタークロックに基づきカウントする。 - 特許庁

The master station side originating means originates a first wireless signal including information of a transmission clock outputted from the master station and control data.例文帳に追加

親局側発信手段は、親局から出力される伝送クロックの情報と制御データを含む第一無線信号を発する。 - 特許庁

A slave node uses a packet periodically transmitted from a master node via a packet switched network (PSN) to synchronize a clock of the slave node to that of the master node.例文帳に追加

スレーブノードは、マスターノードからＰＳＮを介して定期的に送信されるパケットを利用して、自身のクロックをマスターノードに同期させる。 - 特許庁

The slave station 2 sends and receives data to and from the master station 1 through the data line Ld in synchronism with the clock signal from the master station 1.例文帳に追加

スレーブ局２は、マスタ局１からのクロック信号に同期してマスタ局１との間でデータ線Ｌｄを介してデータを授受する。 - 特許庁

Data are transmitted together with a clock signal from a master to a slave, and an optical communication control apparatus 22 of a slave transmits the data to the master synchronously with an adjustment signal in which the clock signal transmitted from the master is adjusted by a delay line.例文帳に追加

マスタからスレーブへはクロック信号と共にデータを送信し、スレーブの光通信制御部２２は、マスタから送信されたクロック信号をディレイラインにより調整した調整クロック信号に同期してデータをマスタへ送信する。 - 特許庁

The clock is transmitted from a master clock 44 of the transmitter 10 to the receiver 20 through a classic channel 52, and replicated at the receiver 20.例文帳に追加

送信器１０のマスタクロック４４からクロックは、古典チャネル５２を通して受信器２０へ伝送され、受信器２０で折り返される。 - 特許庁

A clock from a master clock 44 of a sender 10 is transmitted to a receiver 20 through a classical channel 52, and is returned from the receiver 20.例文帳に追加

送信器１０のマスタクロック４４からクロックは、古典チャネル５２を通して受信器２０へ伝送され、受信器２０で折り返される。 - 特許庁

A master device 10 is connected to each of slave devices 21-2N through one transfer clock C, a serial data signal D, and a clock weight signal W.例文帳に追加

マスタデバイス10とスレーブデバイス21〜2Nの間が各１本の転送クロックＣとシリアルデータ信号Ｄとクロックウエイト信号Ｗで接続される。 - 特許庁

Persons responsible for reading the water clock under the supervision of the master of the clock and announcing the time by using instruments (drums and bells) on the hour. 例文帳に追加

漏刻博士の管理の下で漏刻を測り、毎時ごとに鳴り物（太鼓、鐘）を打ち鳴らして時報を知らせる実務担当者。 - Wikipedia日英京都関連文書対訳コーパス

CLOCK SIGNAL GENERATING METHOD, CLOCK SIGNAL GENERATING DEVICE, ELECTRON BEAM DRAWING DEVICE, METHOD FOR MANUFACTURING MASTER DISK AND METHOD FOR MANUFACTURING INFORMATION RECORDING MEDIUM例文帳に追加

クロック信号生成方法、クロック信号生成装置、電子線描画装置、原盤製造方法、及び情報記録媒体製造方法 - 特許庁

The LAN switch 10 has a clock input/output port (master port) 12a and a plurality of clock output ports (slave ports) 12.例文帳に追加

ＬＡＮスイッチ１０は、クロック入出力ポート（マスタポ−ト）１２ａとクロック出力ポ−ト（スレ−ブポ−ト）１２の複数個のポートを備える。 - 特許庁

A request of changing communication clock is issued, according to the communication purposes while conducting communication, and the clock is changed for both a master unit and slave units at a synchronization timing.例文帳に追加

通信中通信用途等に応じて通信クロック変更の要求を出し、同期のタイミングでマスタ、スレーブともにクロック変更する。 - 特許庁

Concerning the instantaneous phases of a plurality of master clock signals of which the read-out time are different, average phases averaged for each clock of the same position is calculated to make a read-out start index as a start point; then the difference between the average phase for each calculated clock and an instantaneous phase for each clock of the prescribed master clock signal is calculated.例文帳に追加

そして、読み出し時期が異なる複数のマスタークロック信号の瞬時位相を、読み出し開始指標を起点として同一番目のクロックごとに平均した平均位相を算出し、算出したクロックごとの平均位相と所定のマスタークロック信号のクロックごとの瞬時位相との差分を算出する。 - 特許庁

A master station outputting part 135 superimposes the first and second control data signals on the clock signal.例文帳に追加

親局出力部１３５は第１及び第２制御データ信号をクロック信号に重畳する。 - 特許庁

The master delay synchronization circuit 155 counts a reference clock signal to generate a delay correction signal.例文帳に追加

マスタ遅延同期回路１５５は、基準クロック信号をカウントして、遅延補正信号を生成する。 - 特許庁

To efficiently and quickly obtain a node device which selects a clock for subordinate synchronization with a master node.例文帳に追加

マスタノードと従属同期用のクロックを効率良く迅速に選択するノード装置を得ること。 - 特許庁