「Master clock」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

In a preferred embodiment, a highly accurate variable time delay is generated between the rotation of a master recording spindle and the recording of a sector header on a master disk loaded on the spindle by using the clock signal.例文帳に追加

好適な実施形態において、クロック信号を用いて、マスター記録スピンドルの回転と、スピンドルに搭載されたマスターディスク上へのセクターヘッダーの記録との間に高精度の可変時間遅延が生成される。 - 特許庁

To provide a master clock generation unit for satellite navigation system, capable of being manufactured with low manufacturing cost and part cost, and further capable of generating a master timing reference signal more accurately.例文帳に追加

低廉な製作コスト及び部品コストで製造することができ、更に、マスタータイミング基準信号をより高精度で生成することのできる衛星ナビゲーションシステムのためのマスタークロック生成装置の提供。 - 特許庁

By detecting a completion notification signal c of arithmetic processing of a processor 103 started at every reference trigger signal in a clock master circuit 104, clock supply to the processor 103 is stopped.例文帳に追加

その基準トリガ信号毎に起動される、プロセッサ１０３の演算処理の完了通知信号ｃを、クロックマスク回路１０４にて検知することで、プロセッサ１０３へのクロック供給を停止する。 - 特許庁

To reduce a processing load on a slave node and also to reduce a network load concerning a clock synchronization system for clock synchronization between a master node and the slave node which are connected via a network.例文帳に追加

ネットワークを介して接続されたマスタノードとスレーブノードとの間でクロックの同期を行うためのクロック同期システムにおいて、スレーブノードの処理負荷を削減するとともに、ネットワーク負荷を軽減すること。 - 特許庁

PMC processor 7 of the master and slave units start the operation programs of axes synchronized based on clock information stored in the clock information storage memories 8 and a synchronous operation is executed.例文帳に追加

マスタ及びスレーブユニットのＰＭＣ用プロセッサ７は時計情報格納メモリ８に格納された時計情報に基づいて同期させる軸の動作プログラムを起動させ同期運転を実行させる。 - 特許庁

The multilayer system executes starting of the other secondary masters 1 by means of one primary master 1 such as a CPU or the like, in which clock signals are always supplied from a clock generator 4.例文帳に追加

本発明にかかるマルチレイヤシステムは、クロックジェネレータ４からクロック信号が常時供給されるＣＰＵ等の第１のマスタ１によって、他の第２のマスタ１を起動する場合の処理に特徴を有する。 - 特許庁

The master device and the slave device are constructed for deriving a device specific clock signal synchronizing with data received on the data bus according to the shared clock signal and a data timing instruction on the data bus.例文帳に追加

マスタ装置及びスレーブ装置は、共有クロック信号及びデータバス上のデータタイミング指示から、データバス上で受信されたデータに同期した装置固有クロック信号を導出するように構成される。 - 特許庁

To eliminate limit in the number of slave clocks that can be arranged in a system, increase flexibility in operation, and particularly facilitate addition of a clock to an already operated system in regard to a wireless type master-and-slave clock system.例文帳に追加

無線式親子時計システムにおいて、システム内に配置できる子時計の数の制限をなくして、運用上、融通性を増し、特に、既に運用されているシステムに後から時計の追加を容易にする。 - 特許庁

To provide a wireless communication apparatus, its communication method and a wireless communication system employing the same, wherein a slave, which has become a dynamic master, communicates with other slaves while using the same frequency-hopping sequence and clock of its original master, saving the time for the dynamic master to transmit its own frequency- hopping sequence and clock to its slaves.例文帳に追加

ダイナミックマスターになったスレーブが元のマスターの周波数ホッピングシーケンスとクロックをそのまま使用しながらスレーブ等と通信することによって、ダイナミックマスターが自身の周波数ホッピングシーケンスとクロックをスレーブらに伝送する必要がなくなって時間が節約される無線通信機器及びその通信方法及びこれを適用した無線通信システムを提供する。 - 特許庁

Each slave apparatus 200 adjusts an input signal voltage of a clock generating section 206 in own apparatus, on the basis of the carrier adjustment signal Creg received from the master apparatus 100 so as to match an oscillated frequency fs of the main clock generating section 206 of its own apparatus with the oscillated frequency fm of a main clock generating section 102 of the master apparatus 100.例文帳に追加

各スレーブ装置２００は、マスタ装置１００から受信したキャリア調整信号Ｃｒｅｇに基づいて、自装置内のクロック生成部２０６の入力信号電圧を調整することにより、自装置内のメインクロック生成部２０６の発振周波数ｆｓをマスタ装置１００のメインクロック発生部１０２の発振周波数ｆｍと一致させる。 - 特許庁

In the communication system serially transmitting data generated at the slave part asynchronously with the operation of the master part to the master part, a data transmission request from the slave parts is transmitted to the master part, which transmits the clock signal for synchronous communication to the slave parts based on the transmission request, and the slave parts transmit the data to the master part in synchronism with the clock signal.例文帳に追加

マスター部の動作とは非同期的にスレーブ部で発生するデータをシリアルにマスター部に送信する通信システムにおいて、前記スレーブ部からのデータ送信要求を非同期的に前期マスター部に送信し、前記マスター部はこの送信要求に基づいて同期通信用クロック信号を前記スレーブ部に送信し、前記スレーブ部は、前記クロック信号に同期して前記データを前記マスター部に送信する。 - 特許庁

One controller (1A) in the controllers 1 is set as a master controller and generates a drive signal for the motor 10 based on a reference clock having the same phase among the controllers by supplying the reference clock generated in the controller 1A of the master controller to other controller (1B).例文帳に追加

また各コントローラ１のうちの１つ（コントローラ１Ａ）を「マスター」のコントローラとして、このマスターのコントローラ１Ａで生成した基準クロックを他の各コントローラ１Ｂにも供給することにより、各コントローラ１間で位相の統一された基準クロックをベースにしてモータ１０に対する駆動信号を生成する。 - 特許庁

A parallel A/D converter in a sample-hold section of a converter circuit generates two complementary clocks Q and/Q from are master clock, and then uses the original master clock after that and the two clocks are gated at random to reduce delay mismatching of the circuit.例文帳に追加

変換器回路のサンプルホールド部分において、並列Ａ／Ｄ変換器が１つのマスタ・クロックから２つの相補的なクロックＱ及びＱ（バー）を発生し、その後でもとのマスタ・クロックを用いて、これらの２つのクロックをランダムにゲートすることで、回路の遅延不整合を減らす。 - 特許庁

A system for determining a synchronization error according to the present techniques generates a timing message in response to a master clock (30) and includes an error measurement circuit (72) that determines a synchronization error for a local clock in response to the timing message such that the synchronization error includes a fraction of a period of the local clock.例文帳に追加

この技術により、同期誤差を決定するシステムは、マスタクロック(30)に応じてタイミングメッセージを生成し、そのタイミングメッセージに応じて同期誤差がローカルクロックの周期のフラクションを含むようにローカルクロックの同期誤差を決定する誤差測定回路（72）を含む。 - 特許庁

While a reception strength of a television broadcast signal detected by a reception strength detection section 14 indicates a value lower than a prescribed reception strength, a frame synchronizing clock is controlled to be stopped in a master clock and the frame synchronizing clock supplied to an encoder 15.例文帳に追加

受信強度検出部１４で検出されたテレビジョン放送信号の受信強度が所定の受信強度よりも低い値を示す間、エンコーダ１５に供給されているマスタークロック及びフレーム同期クロックのうち、フレーム同期クロックを停止制御する。 - 特許庁

The slave S/H circuits 152, 154, 188, 190, 224 and 226 are operated at the 1/k-fold clock speed of the master S/H circuit.例文帳に追加

スレーブ・サンプル及びホールド回路１５２、１５４、１８８、１９０、２２４、２２６が、マスター・サンプル及びホールド回路のクロック速度の１／ｋ倍で動作する。 - 特許庁

The PLL 14 adjusts and outputs a master clock MCLK2 on the side of the counter (#2) 12 corresponding to the UP/DOWN signals from the comparator circuit 13.例文帳に追加

ＰＬＬ１４は比較回路１３からのＵＰ／ＤＯＷＮ信号に応じて、カウンタ（＃２）１２側のマスタクロックＭＣＬＫ２を調整して出力する。 - 特許庁

The present class-D amplifier generates a carrier signal Pct and outputs it to a PWM circuit 13 based on a master clock Φp with no jitter.例文帳に追加

このＤ級増幅器は、ジッタのないマスタークロックΦｐに基づいて、キャリア信号Ｐｃｔを生成しＰＷＭ回路１３へ出力する。 - 特許庁

Data from an asynchronous data bus 4 is written to a master register 1 according to the fall of a write signal S2 given as asynchronous with a timer clock S1.例文帳に追加

タイマクロックＳ１とは非同期として与えられるライト信号Ｓ２の立ち下がりで非同期データバス４からのデータをマスタレジスタ１に書き込む。 - 特許庁

When the alarm time and alarm setting information are input, a master alarm clock 1A acquires a code corresponding to the alarm setting information.例文帳に追加

マスタのアラーム時計１Ａは、アラーム時刻とアラーム設定情報とが入力されると、アラーム設定情報に対応する符号を取得する。 - 特許庁

The clock signal generation part 10 generates and supplies slave operation signals reqen1 and acken1 including information of the operation frequency fa to the master circuit 22.例文帳に追加

また、クロック信号生成部１０は、動作周波数ｆａの情報を含むスレーブ動作信号ｒｅｑｅｎ１，ａｃｋｅｎ１を生成して、マスター回路２２に供給する。 - 特許庁

To resolve the problem that a state that a common bus is not accessed by any bus master is reduced and an effect of clock gating is small in the case that a clock gating technology of busses is introduced in a computer system provided with a plurality of processors.例文帳に追加

複数のプロセッサを備えた計算機システムにおいて、バスのクロックゲーティング技術を導入した場合、どのバスマスタからも、共通バスがアクセスされてない状態は少なく、クロックゲーティングの効果が薄いこと。 - 特許庁

A radio-controlled clock 47 of a master reproduction terminal 40 and a radio-controlled clock 57 of slave reproduction terminals 50 (60, 70) automatically receive standard waves transmitted from a radio wave transmitting station 10 to correct the date and time.例文帳に追加

マスタ再生端末４０の電波時計４７とスレーブ再生端末５０（６０、７０）の電波時計５７とは、電波送信所１０から発信される標準電波を自動受信して日時修正を行う。 - 特許庁

CLK shows a waveform of a master clock, HD the waveform of a horizontal synchronizing signal (one period), Hϕ1 the waveform of a horizontal CD driving cock, and Vϕ1, Vϕ2 and Vϕ3 the waveforms of the vertical CCD driving clock (three phase transfer driving).例文帳に追加

ＣＬＫはマスタークロック、ＨＤは水平同期信号（１周期）、Ｈφ１は水平ＣＣＤ駆動クロック、Ｖφ１，Ｖφ２，Ｖφ３は垂直ＣＣＤ駆動クロック（３相転送駆動）の波形を示している。 - 特許庁

When no data transmission request exists, a clock mater transmits a pilot tone intermittently and other communication unit starts transmission after the clock master completes the transmission of the pilot tone for a pilot tone transmission period.例文帳に追加

データ送信の要求が無い場合、クロックマスタがパイロットトーンの送信を間欠で行い、かつ、そのパイロットトーンのパイロットトーン送信期間分の送信が完了してから他の通信装置が送信を開始するようにする。 - 特許庁

The clock master 101 transmits the packet for voice synchronization while spacing an interval (e.g., 24 hours) when the frequency deviation of a voice clock is larger than shake width of an arrival time of the packet for voice synchronization to the terminal 103.例文帳に追加

クロックマスタ１０１は、音声同期用パケットの端末１０３への到達時間のゆれ幅より音声クロックの周波数偏差が大きくなる時間間隔（例えば２４時間）を空けて音声同期用パケットを送信する。 - 特許庁

Through an MMI part 3 and a timing processing part 2 are driven by the clock 5 until then, a radio part 1 and the part 2 are started based on a master clock from the TCXO 4 after starting of the TCXO 4.例文帳に追加

それまで時計クロック５によってＭＭＩ部３とタイミング処理部２が駆動されていたが、ＴＣＸＯ４の起動後は、無線部１とタイミング処理部２がＴＣＸＯ４からのマスタクロックに基づいて起動される。 - 特許庁

The selector 42 selects a system clock of a signal to be used as a master signal among the plurality of supplied system clocks and supplies the system clock to a synchronizing signal generator 45 through a comparator 43 and a VCO 44.例文帳に追加

セレクタ４２は、供給された複数のシステムクロックのうち、マスタとされている信号のシステムクロックを選択し、そのシステムクロックを、比較器４３とＶＣＯ４４を介して同期信号発生部４５に供給する。 - 特許庁

If any failure is detected on the transmission line in the first direction on the ring network 36, the node 10 uses the second clock information to set additional information for executing processing of synchronization to the master clock to the first clock information and sends the additional information in the first direction on the ring network.例文帳に追加

ノード１０は、リング網３６における第１方向の伝送路で障害が検出された場合、第２クロック情報を用いてマスタクロックへの同期処理を実行させるための付加情報を第１クロック情報に設定してリング網の第１方向へ送出する。 - 特許庁

When preparation of a next transfer is not completed in each slave device, the clock weight signals w1-wN are transmitted by open drain connection to extend the inverse time of the transfer clock, are connected to a pull-up resistor R, are consolidated into one clock weight signal W, and are input into the master device.例文帳に追加

クロックウエイト信号w1〜wNは各スレーブデバイスにおいて次の転送準備が完了していない場合に転送クロックの反転時を延長させるためにオープンドレイン接続で送出され、プルアップ抵抗Ｒに接続されて一つのクロックウエイト信号Ｗに集約されマスタデバイスに入力する。 - 特許庁

A base band clock synchronization detection section 14 detects a master clock obtained via a base station in the case at communication with a base station, a phase comparator 9 obtains phase difference information with respect to a reference clock signal by a TCXO1 of itself and a memory 11 stores the information.例文帳に追加

基地局との通信時における当該基地局経由で得られるマスタクロックを、ベースバンドクロック同期検出部１４にて抽出し、自身が有するＴＣＸＯ１による基準クロックとの位相差情報を、位相比較器９で得てこれをメモリ１１に記憶しておく。 - 特許庁

In the digital phase-locked loop circuit, a second frequency divider 18 divides a predetermined master clock into 1/N stages according to first synchronizing control signals (c), (d) from a first phase comparator 10 and generates an output clock (g) having an M-fold frequency of a reference clock (a).例文帳に追加

このディジタル位相同期ループ回路において、第２の分周器１８は、第１の位相比較器１０からの第１の同期制御信号(c),(d)にしたがって所定のマスタ・クロックを１／Ｎに分周して基準クロック(a)のＭ倍の周波数を有する出力クロック(g)を生成する。 - 特許庁

A master station 1 includes a main clock generating section 3 employing a highly precise oscillator such as a crystal oscillator or a ceramic oscillator and generates a carrier signal in the case of applying ASK modulation to a transmission signal on the basis of a clock signal outputted from the main clock generating section 3.例文帳に追加

マスター局１は水晶発振子或いはセラミック発振子等の高精度な発振子を用いたメインクロック発生部３を備え、該メインクロック発生部３より出力されるクロック信号に基づいて、送信信号をＡＳＫ変調する際のキャリア信号を生成する。 - 特許庁

An inverter 131 and a clocked inverter 132 build up a master flip-flop, which takes in an input signal at a rising edge of a normally rotational clock signal CKP.例文帳に追加

インバータ１３１およびクロックドインバータ１３２はマスターフリップフロップを構成し、正転クロック信号ＣＫＰの立上りエッジでその入力信号を取り込む。 - 特許庁

To provide a dynamic D-type flip-flop circuit which is operated by a higher clock frequency, is able to transmit data stably and consists of a master part and a slave part.例文帳に追加

より高速なクロック周波数で動作し、安定にデータを伝送できる、マスター部とスレーブ部とから成るダイナミックＤ型フリップフロップ回路の提供。 - 特許庁

To solve the problem that sound breaks of audio data or noise occurs when a frequency of a master clock of a data transmission device is shifted from that of a data reception device.例文帳に追加

データ送信装置のマスタークロックの周波数とデータ受信装置のマスタークロックの周波数がずれるとオーディオデータの音途切れやノイズが発生する。 - 特許庁

When the unit becomes a clock master unit, the system time is acquired from the outside of the network by a reference time acquisition means 11 and transmitted to the other units.例文帳に追加

ユニットが時計マスタユニットとなったとき、基準時刻取得手段１１でネットワークの外部からシステム時刻を取得させ、これを他のユニットに送信させる。 - 特許庁

Inverters 151, 152 build up a slave flip-flop, which takes in an output signal from the master flip-flop at a falling edge of a normally rotational clock signal CKP.例文帳に追加

インバータ１５１および１５２はスレーブフリップフロップを構成し、正転クロック信号ＣＫＰの立下りエッジでマスターフリップフロップの出力を取り込む。 - 特許庁

To reduce a cost of a system by removing an oscillation circuit from a slave device by controlling a supply of a clock signal from a master device to the slave device.例文帳に追加

マスター機器からスレーブ機器へのクロック信号の供給を制御することで、スレーブ機器から発振回路を除去して、システムのコスト削減を図る。 - 特許庁

K slave sample/hold(S/H) circuits 114 and 118 are connected to the outputs of a master S/H circuit 104 and operated at a 1/k-fold clock speed.例文帳に追加

ｋ個のスレーブ・サンプル及びホールド回路１１４、１１８がマスター・サンプル及びホールド回路１０４の出力に接続され、クロック速度の１／ｋ倍で動作する。 - 特許庁

To provide a repeater for an ATM network, which can immediately locate a a fault, where the fault is a loss of network synchronism that occurs in an ATM network system using a master clock system.例文帳に追加

マスタークロック方式のＡＴＭ網システムで、網同期ハズレが起こった場合、この障害がどの部位で起こったかを直ちに検知できるようにする。 - 特許庁

At the time of changing the operating clock frequency, a frequency change judging device 71 notify a bus arbiter 51 of the bus use inhibition of all master devices 11 and 21.例文帳に追加

周波数変更判断装置７１はバスアービタ５１に対して、動作クロック周波数の変更時に全マスタデバイス１１，２１のバス使用禁止を通知する。 - 特許庁

Furthermore, by arranging this automatic frequency correction device 118 and using a master clock 119 corrected in the frequency error, satisfactory reception characteristics are obtained.例文帳に追加

更に、自動周波数補正装置１１８を配置して周波数誤差を補正したマスタクロック１１９を用いることで、良好な受信特性を得ることができる。 - 特許庁

The response information for arbitrary frames is returned to the master package 1 by performing time division multiplexing to the information synchronously with a clock signal at the timing of a frame pulse signal.例文帳に追加

フレームパルス信号のタイミングでクロック信号に同期し情報を時分割多重して任意のフレーム通分の応答情報をマスタパッケージ１に返送する。 - 特許庁

The method and system for network terminal clock synchronization includes: determining each round trip delay time from a master terminal to each slave terminal; and offsetting the clock of each slave terminal by an amount proportional to each determined round trip delay time such that the master terminal and each of the slave terminals have about the same point of reference in time.例文帳に追加

マスター端末からそれぞれのスレーブ端末までの各ラウンド・トリップ遅延時間を確定すること、および、マスター端末およびスレーブ端末のそれぞれが、時間上のほぼ同じ基準点を有するように、それぞれのスレーブ端末のクロックを、確定された各ラウンド・トリップ遅延時間に比例する量だけオフセットさせることを含む。 - 特許庁