「Memory controller」に関連した英語例文の一覧と使い方(70ページ目) - Weblio英語例文検索

An address controller 32 generates addresses on an image memory 3 by reading an address from a starting address register 31, making the address as an initial value and successively incrementing for a prescribed value.例文帳に追加

アドレスコントローラ３２は、開始アドレスレジスタ３１からアドレスを読み出し、そのアドレスを初期値として所定の値だけ順次インクリメントすることにより、画像メモリ３上のアドレスを生成する。 - 特許庁

The print controller 100 controls a nonvolatile memory 103 and a PWM (pulse width modulation circuit) 104 for performing pulse width modulation of print data to supply a print engine 300 with them.例文帳に追加

プリンタコントローラ１００は、不揮発性メモリ１０３と、印刷データをパルス幅変調して印刷エンジン３００に供給するＰＷＭ（パルス幅変調回路）１０４と、を制御する。 - 特許庁

Then a read controller 18 sequentially reads the signal written in the field memory 17 in a read timing synchronously with the clock signal corresponding to the screen scanning form to be outputted.例文帳に追加

そして、読出制御器１８によって出力すべき画面走査形式に対応するクロック信号に同期した読み出しタイミングで、フィールドメモリ１７に書き込まれた信号を順次読み出す。 - 特許庁

To rewrite a nonvolatile memory provided by each microprocessor more quickly than in the conventional practice in an electronic controller including plural microcomputers.例文帳に追加

複数のマイクロコンピュータを内蔵する電子制御装置であって、各マイクロコンピュータが備える不揮発性メモリを、従来よりも迅速に書き換え可能な電子制御装置を提供すること。 - 特許庁

To provide a data transfer controller capable of reducing the data transfer amount, the memory usage and the load on an image processor, thereby improving the processing throughput of the entire system.例文帳に追加

データ転送量とメモリ使用量の削減、及び画像処理装置における負荷を軽減してシステム全体の処理スループットの向上を実現できるデータ転送制御装置を提供すること。 - 特許庁

The units are connected to one another through a serial link and has a common controller having protection memory areas stored with jumper codes for controlling the respective units.例文帳に追加

上記ユニットは、直列リンクを通して相互に接続していて、各ユニットを制御するためのジャバ・コードを記憶している各保護メモリ領域を有する共通のコントローラを備える。 - 特許庁

The memory controller outputs an all bank precharge command for executing the precharge operation of all the banks when deciding that the access efficiency is improved by analyzing the successive access address.例文帳に追加

また、メモリコントローラは、連続するアクセスアドレスを解析することによりアクセス効率が向上すると判定したときに、全てのバンクのプリチャージ動作を実行するオールバンクプリチャージコマンドを出力する。 - 特許庁

A write data capture control circuit 6 and a memory 7 for write data for storing output data in the writing operation of the disk controller 2 to be evaluated are exemplified as the hardware.例文帳に追加

ハードウェアとしては、被評価ディスクコントローラ２の書き込み動作のときに、その出力データを格納するためのライトデータ・キャプチャ制御回路６とライトデータ用メモリ７などである。 - 特許庁

The engine controller 110 retracts the freeze frame data stored in the data memory 111 into a storage device 201 in a control center 200 outside a vehicle in radio communication.例文帳に追加

ここで、このエンジン制御装置１１０は、データメモリ１１１に格納されているフリーズフレームデータを車両外部の管理センター２００内の記憶装置２０１に対し無線通信にて待避させる。 - 特許庁

When a signal for selecting the dummy word line 5 is input, the timing controller 16 generates various control signals necessary for accessing the memory cell MC based on this signal.例文帳に追加

タイミングコントローラ１６は、ダミーワード線５を選択する信号が入力されたときに、その信号に基づいてメモリセルＭＣのアクセスに必要な各種の制御信号を生成するようになっている。 - 特許庁

The cache controller also comprises identification circuitry operable in response to the streaming preload instruction to identify one or more cache lines of the cache memory for preferential use.例文帳に追加

該キャッシュコントローラはまた、優先的な再利用のために、該キャッシュメモリの１つ以上のキャッシュラインを識別するように、該ストリーミングプレロード命令に応じて動作可能な識別回路を備える。 - 特許庁

To provide a receiver of digital audio broadcast/digital multimedia broadcast reducing loading of a controller by using DAB multiplex structure information and effectively using a memory by use of an SId table.例文帳に追加

ＤＡＢ多重構造情報を用いて制御部の負荷を軽減し、ＳＩｄテーブルを用いてメモリを効率よく使用するデジタル・オーディオ放送／デジタル・マルチメディア放送受信機を提供する。 - 特許庁

A data processing device 4 for sorting sorts the ADPCM monaural voice data in the host memory 3, and then transfers the data to an ADPCM decoder 5 by using the DMA controller 6 for voice reproduction.例文帳に追加

並び替えを行うデータ処理装置４がホストメモリ３上のADPCM モノラル音声データの並べ替えを行い、その後、DMA コントローラ６を使ってADPCM デコーダ５へデータを転送して音声を再生する。 - 特許庁

A clock generator 15 supplies in common a clock pulse of the frequency corresponding to a bus speed selection signal outputted from a microprocessor 11 to the microprocessor 11 and a memory controller 13.例文帳に追加

クロック発生器１５は、マイクロプロセッサ１１から出力されるバススピード選択信号に応じた周波数のクロックパルスを、マイクロプロセッサ１１とメモリコントローラ１３とに共通に供給する。 - 特許庁

From the configuration information memory address, a configuration information controller 30 decides whether or not the configuration information corresponding to the input data exists in a reconfigurable integrated circuit unit 50.例文帳に追加

構成情報制御部30は構成情報メモリアドレスから入力データに対応した構成情報が再構成可能な集積回路ユニット50に存在するかどうかを判定する。 - 特許庁

A memory 44 (storage means) of a controller 40 is stored with the correspondence relation among the specifications of the assembly product, the specifications of the accessories 12 and 13 constituting the product, and the boxes 33.例文帳に追加

制御装置４０のメモリ４４（記憶手段）には、アッセンブリ製品の仕様と、その製品を構成する付属品１２，１３の仕様と箱３３との対応関係が記憶されている。 - 特許庁

The controller logic may then efficiently initiate a frame transfer operation for transferring the modified on-screen data from the video memory to a display of a host electronic device.例文帳に追加

コントローラロジックはそれから、ビデオメモリからホスト電子デバイスのディスプレイに修正変更されたオンスクリーンデータを転送するためのフレーム転送動作を効率よく開始することができる。 - 特許庁

A system application residing in a memory and running concurrently with the multimedia application receives a request to display the active controller configuration and displays a graphical representation of the active configuration.例文帳に追加

メモリ中にありマルチメディアアプリケーションと同時に実行されるシステムアプリケーションが、アクティブコントローラ構成を表示するよう求める要求を受け取り、アクティブ構成のグラフィカル表現を表示する。 - 特許庁

To enable a bus master to output an operation request to a plurality of buses, and to enable a memory controller to accept the operation request from the buses to perform a latency control to respective ports.例文帳に追加

バスマスタが複数のバスへ動作要求を出力可能とする構成とし、メモリコントローラがバスからの動作要求を受け付け、各ポートに対するレイテンシ制御を可能とする。 - 特許庁

An online template collection part 140 sequentially updates templates stored in a template memory 142 on the basis of meta information obtained from a controller 200 and signals in an utterance section.例文帳に追加

オンラインテンプレート収集部１４０が、コントローラ２００から取得するメタ情報と、発話区間の信号とを基にして、テンプレートメモリ１４２に記憶されたテンプレートを順次更新する。 - 特許庁

A controller 30 reads the waveform data WD from a waveform memory 40 at a rate corresponding to a resonance frequency f_0 of the voice coil motor 110 and outputs the data as a digital code S2.例文帳に追加

制御部３０は、ボイスコイルモータ１１０の共振周波数ｆ_０に応じたレートで、波形メモリ４０から波形データＷＤを読み出し、デジタルコードＳ２として出力する。 - 特許庁

To generate one or plural prefetch requests related to arbitrary address direction and arbitrary stride width by a cache controller itself on the basis of an access request issued from a processor to a main memory.例文帳に追加

キャッシュコントローラが自ら、プロセッサから主記憶に対して発行するアクセス要求を基に任意のアドレス方向、任意のストライド幅の一つあるいは複数のプリフェッチ要求を生成する。 - 特許庁

The signal processor includes further a controller coupled to control an operation of transferring a data between the signal processing sub-system and the FFT sub-system via the memory sub-system.例文帳に追加

さらに、この信号処理装置は、メモリ・サブシステムを介して、信号処理サブシステムとＦＦＴサブシステムの間でデータを転送する動作を制御するために結合しているコントローラも含む。 - 特許庁

The memory 12 stores a series of operations composed of the operations designated from the user of the remote controller 1 and performed by a video cassette recorder 2 and a television receiver 3.例文帳に追加

メモリ１２は、入力部１１を介してリモコン１の使用者により指定される、ビデオカセットレコーダ２が行う動作と、テレビ３が行う動作と、から構成される一連の動作を記憶する。 - 特許庁

Due to retrieval of the location descriptors ahead, unneeded buffering of the data elements within the storage controller is avoided, reducing the latency in writing the data into the main memory, thus improving performance.例文帳に追加

ロケーションデスクリプタを先行して取出すために、上記コントローラ内のデータ要素の不要なバッファリングが回避され、データのメインメモリへの書込み時のレイテシーが低減し、性能が改善される。 - 特許庁

The semiconductor device is provided with a package substrate 11, each semiconductor chip 12, the memory controller 13 for controlling each semiconductor chip 12, and a power-supply chip 14 having a semiconductor capacitor.例文帳に追加

半導体装置は、パッケージ基板１１と、半導体チップ１２と、その半導体チップ１２を制御するメモリコントローラ１３と、半導体キャパシタを有する電源チップ１４とを備える。 - 特許庁

To provide a storage device and a digital controller, which can be continuously operated without loss of functions even in the event of a failure in a storage area within a memory.例文帳に追加

メモリ内部の記憶領域に障害が発生した場合でも機能を喪失することなく継続して運転を行うことのできる記憶装置およびディジタル制御装置を提供する。 - 特許庁

Image data subjected to predetermined processing in a horizontal camera shake correction circuit 241 and a horizontal resolution conversion circuit 242, are written into a line memory 51 by a main controller 243.例文帳に追加

水平手振れ補正回路２４１および水平解像度変換回路２４２において所定の処理を施された画像データは、メモリコントローラ２４３によってラインメモリ５１に書き込まれる。 - 特許庁

With this configuration, the serial connection circuit can consume a high-frequency noise generated or propagating in the VTT power supply pattern due to an operation between the high-speed DRAM and the memory controller 41.例文帳に追加

これにより、高速ＤＲＡＭとメモリコントローラ４１との動作に伴いＶＴＴ電源パターンに発生あるいは伝搬する高周波ノイズを当該直列接続回路で消費するようにした。 - 特許庁

The controller 57 is equipped with a synchronizing processing circuit 61, a trouble detection circuit 62, a counter 63, a comparison value memory part 64, a comparison circuit 65, a stop switch 66 and a rotation control circuit 67.例文帳に追加

コントローラ５７は、同期処理回路６１、故障検出回路６２、カウンタ６３、比較値格納部６４、比較回路６５、停止スイッチ６６、回転制御回路６７を備える。 - 特許庁

When image data Di are supplied, a correction operation portion 12 of a host controller 10 generates light emission amount data Do1 in accordance with correction data Dh which are read out from a correction value memory 11.例文帳に追加

画像データＤｉが供給されるとホストコントローラ１０の補正演算部１２は、補正値メモリ１１から読み出した補正データＤｈに応じて発光量データＤｏ１を生成する。 - 特許庁

A cache memory 24 having cache entry parts 24_1, 24_2,...24_n which are as many as the number of connectable target nodes is connected to a controller 22 provided in a 1394 I/F board 21.例文帳に追加

１３９４ Ｉ／Ｆボード２１内に備えているコントローラ２２には、接続可能なターゲットノードの数だけのキャッシュエントリ部２４_１，２４__２・・２４_ｎを有するキャッシュメモリ２４が接続されている。 - 特許庁

The interface apparatus calculates a setting value of a line length being a processing unit of a compander on the basis of line length information of data transferred from a DMA controller and a line memory capacity of the compander.例文帳に追加

DMAコントローラから転送されるデータのライン長情報と圧縮伸長器のラインメモリ容量とに基づいて、圧縮伸長器の処理単位であるライン長の設定値を算出する。 - 特許庁

A controller 16 controls the data driver 30 and the scanning driver 40 based on the image data GD stored in the image memory 12 and the line codes LC generated in increments of the scanning lines SL.例文帳に追加

コントローラ１６は、画像メモリ１２に格納された画像データＧＤおよび走査線ＳＬごとのラインコードＬＣにもとづいて、データドライバ３０および走査ドライバ４０を制御する。 - 特許庁

An engine controller 110 includes a data memory 111 for storing freeze frame data which shows the operating conditions of on-vehicle equipment when the failure of the on-vehicle equipment is detected.例文帳に追加

エンジン制御装置１１０は、車載機器の故障が検出されたときに該車載機器の稼働状況を示すデータであるフリーズフレームデータが格納されるデータメモリ１１１を内蔵する。 - 特許庁

The module 1 has a microphone 2, a memory 3, a speaker 4, recording switches 5a, 5b, a reproducing switch 6, a controller 7 and a battery 8 contained in a card-like housing 9.例文帳に追加

音声録音再生モジュール１は、マイクロホン２、記憶部３、スピーカ４、録音スイッチ５ａ，５ｂ、再生スイッチ６、制御部７、並びに電池８をカード状の筐体９に収納して構成される。 - 特許庁

Then, the CPU 6 reads the memory 10 for output, in the frame, and transmits the data to a USB controller, and stores the frame data D11 and D12 in a USB device 14 which is the external storage medium.例文帳に追加

次に、ＣＰＵ６は、出力用メモリ１０をフレーム単位で読み出しＵＳＢコントローラに送信し、外部記憶媒体であるＵＳＢ機器１４にフレームデータＤ１１、Ｄ１２を記憶させる。 - 特許庁

The received contents are recorded in a bulk memory 11 via a program selector 8 and an encoder 9 or the like by first-in and first-out (FIFO) based on the control of a system controller 10.例文帳に追加

受信内容はプログラムセレクタ８や、エンコーダ９を介して大容量メモリ１１において、システムコントローラ１０の制御に基づきＦＩＦＯ（先入れ先出し）方式で記録される。 - 特許庁

In response to the user information acquisition requirement, a system controller 603 transmits the user information stored in a memory unit 604 to a digital PPC-1 via the SCSI in the same manner.例文帳に追加

使用者情報取得要求に応じてシステムコントローラ６０３は、メモリユニット６０４に記憶される使用者情報を同様にＳＣＳＩを通じてデジタルＰＰＣ−１に送信する。 - 特許庁

When a shutter button 28 is fully depressed and photographing processing is executed, a system controller 40 decides whether or not a memory card 31 is inserted (whether or not a SW3 is closed).例文帳に追加

シャッタボタン２８が全押しされて撮影処理が実行されると、システムコントローラ４０は、メモリカード３１が挿入されているか（ＳＷ３がＯＮにされているか）否かを判定する。 - 特許庁

The controller 203 generates a highly minute static image by the camera unit 202 if the camera unit 202 and the card unit 208 are effective when a FREEZE command is received from the PC 103, and records on a memory card 209.例文帳に追加

制御部203は、ＰＣ103からFREEZEコマンドを受信した際、カメラユニット202とカードユニット208が有効な場合、カメラユニット202により高精細な静止画像を生成し、メモリカード209に記録する。 - 特許庁

To provide an information processor for efficiently acquiring data from an external memory, and for reducing the load of a controller equivalent to a BB-CPU.例文帳に追加

外部メモリからのデータ取得を効率的に行うことができるとともに、ＢＢ−ＣＰＵに相当する制御装置の負荷を低減させ得る情報処理装置の提供を目的とする。 - 特許庁

The direct memory access controller is responsive to a data transfer request received from one of the plurality of channels or from the processor to access one set of the corresponding control data stored in the memory, the direct memory access performing at least a portion of the data transfer requested in dependence upon the accessed control data.例文帳に追加

ダイレクト・メモリ・アクセス・コントローラは、前記複数のチャネルの１つ又は前記プロセッサから受信するデータ転送要求に応答して、前記メモリ中に記憶された前記対応する制御データの１組にアクセスし、前記ダイレクト・メモリ・アクセスは、前記アクセスされる制御データに依存して要求される前記データ転送の少なくとも一部を実行する。 - 特許庁

For displaying a map, a controller 26 reads map information through a map information reader 23 from a memory medium such as CD-ROM, writes the map information in a writing memory 26a, and overwrites display data of the facilities in the writing memory 26a based on the facilities information.例文帳に追加

制御装置２６は、地図表示を行う場合、ＣＤ−ＲＯＭなどの記憶媒体から地図情報読み取り装置２３を介して地図情報を読み取って、その地図情報を描画メモリ２６ａに書き込み、その後、外部メモリ２５に記憶されている施設情報を読み取り、その施設情報に基づいて施設の表示データを描画メモリ２６ａに上書きして書き込む。 - 特許庁

The image data recorder is provided with an image data input device that receives events repeated regularly, a memory device that always records their image data, a memory controller that controls the memory device, a trigger data input device that receives a change in the repeated event, and a main storage device that records an event after the occurrence of the trigger data.例文帳に追加

規則的に繰り返される出来事を取り入れる画像データ入力装置と、その画像データを常時記録するメモリ装置と、そのメモリ装置を制御するメモリ制御装置と、繰り返される出来事における変化を取り入れるトリガーデータ入力装置と、そのトリガーデータ発生後の出来事を記録するメイン記憶装置とを備える。 - 特許庁