「Memory controller」に関連した英語例文の一覧と使い方(72ページ目) - Weblio英語例文検索

When a fraction less than 1ECC block is generated in the buffer memory 38, a system controller 32 requests the data for the amount of free space to the host device to store the data for the amount of 1ECC block in the buffer memory 38, then a data replenishment by the access to the optical disk 10 is evaded.例文帳に追加

バッファメモリ３８に１ＥＣＣブロックに満たない端数が生じた場合、システムコントローラ３２は該空き容量分だけのデータをホスト装置に要求して１ＥＣＣブロック分のデータをバッファメモリ３８に格納し、光ディスク１０へのアクセスによるデータ補充を回避する。 - 特許庁

If it is determined that an access from a master meets a condition of an invalidation range setting unit 121, a cache controller 110 forcibly resets a VALID flag 113 of a corresponding address in a tag memory 111 through an invalidation determination circuit 120 and a tag memory modification unit 122.例文帳に追加

マスタからのアクセスが無効化範囲設定部１２１の条件に合致すると判定された場合、キャッシュコントローラ１１０は、無効化判定回路１２０及びタグメモリ改変部１２２により、タグメモリ１１１内の該当するアドレスのＶＡＬＩＤフラグ１１３を強制的にリセットする。 - 特許庁

A controller of the storage system having a flash memory chip manages a residual capacity value of the flash memory chip, and transmits a value based on the residual capacity value to a management server based on at least one definition out of the definition of a parity group, the definition of an internal LU, or the definition of a logical unit.例文帳に追加

フラッシュメモリチップを備えるストレージシステムのコントローラは、フラッシュメモリチップの余剰容量値を管理し、パリティグループの定義または内部ＬＵの定義または論理ユニットの定義の少なくとも一つの定義に基いて、管理サーバに余剰容量値に基づく値を送信する。 - 特許庁

The network controller includes: a body unit 11 that has a connection function with a network; a memory 12 where the MAC address is stored to identify a LAN card on communication network; a mounting plate 13 where the memory 12 is mounted; and a connector 14 where the mounting plate 13 is attachable to the body 11.例文帳に追加

ネットワークへの接続機能を有する本体部１１と、通信ネットワーク上でＬＡＮカード１を一意に識別するためのＭＡＣアドレスが記憶されたメモリ１２と、メモリ１２が実装された実装板１３と、実装板１３を本体部１１に脱着可能なコネクタ１４とを備える。 - 特許庁

The calibration controller 50 tests the combination of a particularly selected memory cell 44 and one sense amplifier 26 of the array 44 of sense amplifiers related to the memory cell 14 in view of then existing environmental conditions, to assure that the sense amplifier 26 has an acceptable calibration state.例文帳に追加

較正コントローラ50は、そのときの環境条件を考慮して、個別に選択されたメモリセル14と、それに関連するセンス増幅器アレイ44の１つのセンス増幅器26との組合せを検査することにより、そのセンス増幅器26が許容可能な較正状態を確実に有するようにする。 - 特許庁

The controller 3 is provided with a data storage part 37 in which a program for communication for the communication device 4 is stored beforehand in a nonvolatile state, and a data movement control part 34 which moves the program for communication from the data storage part 37 to the volatile memory 7 so that the program is executed on the volatile memory.例文帳に追加

制御器３は、通信器４の通信用プログラムが予め不揮発状態に格納されているデータ格納部３７と、通信用プログラムを、データ格納部３７から揮発性メモリ７に移動させて揮発性メモリ上で実行させるデータ移動制御部３４とを備える。 - 特許庁

When the PC2 reads the data in the memory card 3, a controller 10 divides a buffer 24 into a first buffer 21 and a second buffer 22 according to the rate of the speed of processing 12 for reading the data from the memory card 3 to the speed of processing 13 for transferring the read data to the PC2.例文帳に追加

ＰＣ２がメモリカード３内のデータを読み出す場合、コントローラ１０は、メモリカード３からデータを読み込む処理１２の速度と、読み込んだデータをＰＣ２に転送する処理１３の速度との比に応じて、バッファ２４を第１バッファ２１と第２バッファ２２に分割する。 - 特許庁

A specific storage region management part 15 operating by an arithmetic controller 10 of an information processor 1 receives management shift from an operating system 11, and manages the assignment of memory partitions belonging to a specific storage area 21 set in a memory 20 to a task A12 or a task B13.例文帳に追加

情報処理装置１の演算制御装置１０において動作する特定記憶領域管理部１５は、オペレーティングシステム１１から移管を受けて、メモリ２０に設けられた特定記憶領域２１に属するメモリ区画のタスクＡ１２又はタスクＢ１３への割当てを管理する。 - 特許庁

The unit 222 further has an allocation memory 2401 for storing an input to the unit 225 and an operation of the controller correspondingly so that corresponding relation stored in the memory 2401 can be changed via the display 222.例文帳に追加

操作部２２２は、さらに、物理入力部２２５への入力と、特殊効果制御部の動作とを対応づけて記憶する割り当て記憶部２４０１を備えており、この割り当て記憶部２４０１に記憶された対応関係をグラフィックディスプレイ２２２を介して変更できるようになっている。 - 特許庁

When it is recognized that IF branch is generated based on an arithmetic result obtained by a first arithmetic/sum of products calculating unit 43, a controller 324 allows a program storage memory 231 to store an instruction to be fetched from a program memory 1 afterwards, that is, an instruction at the destination of branch.例文帳に追加

第１算術／積和演算ユニット４３での演算結果に基づきＩＦ分岐が発生したことを認識した場合に制御器２３４は、その後にプログラムメモリ１からフェッチされる命令、すなわち分岐先の命令をプログラム格納メモリ２３１に記憶させておく。 - 特許庁

The memory controller has plural signal processing signals 15 to 17 which successively execute a series of signal processing, memories A to C of the same number as the number of these signal processing means, a selector 14 and a memory clock former 13 which supplies operation clock signals to the memories A to C.例文帳に追加

メモリ制御装置は、一連の信号処理を順次実行する複数の信号処理手段１５〜１７と、前記信号処理手段の数と同数のメモリＡ〜Ｃと、セレクタ１４と、メモリＡ〜Ｃに動作クロック信号を供給するメモリクロック生成器１３とを備えている。 - 特許庁

The remote controller 40 for remote controlling a projector 10 includes a USB port 41 for connecting a USB memory M, and a wireless communication unit 46 for transmitting readout data read from the USB memory M to the projector 10 through wireless communication.例文帳に追加

プロジェクター１０を遠隔操作するためのリモートコントローラー４０であって、ＵＳＢメモリーＭを接続するためのＵＳＢポート４１と、ＵＳＢメモリーＭから読み出した読み出しデータを、無線通信によりプロジェクター１０に送信する無線通信部４６と、を備えたものである。 - 特許庁

To easily inspect an error of a transfer state of each image processing algorithm module without changing the image processing algorithm module itself when an image processing execution unit with plural image processing algorithm modules connected transfers data with a memory with a dynamic memory access controller (DMAC).例文帳に追加

複数の画像処理アルゴリズムモジュールが接続された形態を有する画像処理実行部がＤＭＡＣによりメモリとの間のデータ転送を行うときに、画像処理アルゴリズムモジュール自身を変更することなく、各画像処理アルゴリズムモジュールの転送状態の異常を容易に検査できるようにする。 - 特許庁

The refresh control circuit 12 generates a refresh address 34 for executing refresh of the memory cell array 13 until the refresh address 34 coincides with the most significant row address 44 every timing for supplying the refresh request signal 33 generated by the memory controller 11.例文帳に追加

リフレッシュ制御回路１２は、メモリコントローラ１１で生成されたリフレッシュ要求信号３３が供給されるタイミング毎に、メモリセルアレイ１３のリフレッシュを実施するためのリフレッシュアドレス３４が最上位ロウアドレス４４と一致するまで当該リフレッシュアドレス３４を生成する。 - 特許庁

The memory controller includes a delay circuit 3 for delaying data strobe signals and at least two FIFO buffer parts 7, 8, 9 for respectively storing the data values of data signals from a memory on the basis of the at least two data strobe signals delayed by the delay circuit 3.例文帳に追加

本発明にかかるメモリ制御装置は、データストローブ信号を遅延させる遅延回路３と、遅延回路３により遅延された少なくとも２つのデータストローブ信号に基づき、メモリからのデータ信号のデータ値を各々格納する少なくとも２つのＦＩＦＯバッファ部７、８、９を有する。 - 特許庁

In the standby mode, the 12C interface is used to transfer data from the main CPU 11 to the LCD driver 13, and data is stored in a memory part 13B in the LCD driver 13, and an LCD controller 13A displays data stored in the memory part 13B on the screen of the LCD.例文帳に追加

待機モードでは、１２Ｃインターフェースを利用してメインＣＰＵ１１からＬＣＤドライバ１３にデータを転送してＬＣＤドライバ１３の内部のメモリ部１３Ｂに格納し、ＬＣＤコントローラ１３Ａがメモリ部１３Ｂに格納されたデータをＬＣＤの画面上にディスプレイする。 - 特許庁

The memory controller 110 comprises a counter 120 counting the prescribed period after detection of an idle state, and self-refresh shift instructing circuits 130, 140 preforming processing required for instructing shifting to a self-refresh state for the dynamic random access memory after the counter 120 counts the period.例文帳に追加

前記メモリコントローラ１１０は、アイドル状態を検出したあと、所定期間をカウントするカウンタ１２０と、前記カウンタ１２０が前記期間をカウント後に、ダイナミックランダムアクセスメモリに対しセルフリフレッシュ状態への移行を指示するために必要な処理を行うセルフリフレッシュ移行指示回路１３０，１４０と含む。 - 特許庁

The memory card 3 is provided with a plurality of storage areas 11a, 11b, 11c, 11d and so on, at least one internal register 12a whose reservation area is added with a flag indicating the number of the storage areas and a controller 10 for transmitting the flag to the memory card host equipment for controlling the information of the storage areas.例文帳に追加

メモリカード３は、複数の記憶領域１１ａ、１１ｂ、１１ｃ、１１ｄ、……、予約領域に記憶領域の数を示すフラグを付加した少なくとも一つの内部レジスタ１２ａ、記憶領域の情報を制御するメモリカード・ホスト機器に対して、フラグを送信するコントローラ１０を備える。 - 特許庁

This store controller is provided with a memory part 12 for holding a POS data file composed of plural records, a web server 16 for providing a web page for accepting a file updating request to plural POS job terminals 30, and a file managing part 14 for managing the data file stored in the memory part 12.例文帳に追加

ストアコントローラは複数のレコードで構成されるＰＯＳデータファイルを保持するメモリ部１２と、ファイル更新要求を受付けるウェブページを複数のＰＯＳ業務端末３０に提供するウェブサーバ１６と、メモリ部１２に保持されたデータファイルを管理するファイル管理部１４とを備える。 - 特許庁

A system controller 7f acquires the detailed position information of a holder 3 and a bed 5 under photographing every frame from a holder/bed position detector 6, makes the position information incident to a frame memory for image data taken at the position thereof, and stores the information in an image memory 7b.例文帳に追加

システムコントローラ７ｆは、１フレーム毎に、撮影時における保持装置３及び寝台５の詳細な位置情報を、保持装置／寝台位置検知器６から得て、この位置情報を、その位置において撮影された画像データのフレームメモリに付帯させて、これを画像記憶部７ｂに記憶する。 - 特許庁

A controller 9 optionally registers the assignment of a capacity of divided areas of an image memory 7 corresponding to each camera, a total number of pictures stored in each area and a storage number of pictures after receiving a signal from a sensor in a guard mode within the capacity of the image memory 7.例文帳に追加

画像メモリ７の各カメラに対応する分割領域の容量の割り当て、各分割領域に記憶する画像の総枚数、及び警戒モード時のセンサ発報後の画像の記憶枚数は、画像メモリ７の容量の範囲内で、制御装置９に任意に登録可能となされている。 - 特許庁

The memory device includes: a memory cell MC to connect a variable cell resistor Rcell and an access transistor AT in series between a plate line PL and a bit line BL; a drive controller; a sense latch circuit 71; and a verify pass latch 74 for an inhibit control and transfer gate circuits TG1.例文帳に追加

可変セル抵抗ＲcellとアクセストランジスタＡＴをプレート線ＰＬとビット線ＢＬとの間に直列接続させているメモリセルＭＣと、駆動制御部と、センスラッチ回路７１と、インヒビット制御のためのヴェリファイパスラッチ７４およびトランスファゲート回路ＴＧ１と、を有する。 - 特許庁

This controller is provided with a means for resetting the data contents of a transmission memory (8) and/or the data contents of a reception memory (9) after each output and/or each read of data memorized there in a definition state ('invalid marking'), before a main microprocessor (4) outputs and/or reads new data.例文帳に追加

メインマイクロプロセッサ（４）が新たなデータを出力及び／または読込む以前に、送信メモリ（８）のデータ内容及び／または受信メモリ（９）のデータ内容を、そこにメモリされているデータの各出力及び／または各読込みの後に定義状態（「無効マーキング」）にリセットする手段が設けられていること。 - 特許庁

When a memory medium is detected to be hung up, a control part of a medium controller controls respective media to be turned OFF/ON so that a user can recover the medium without the need of recovery operation such as insertion/withdrawal of the medium in the case of hung-up of a memory medium.例文帳に追加

メモリメディアのハングアップを検出した際に、メディアコントローラの制御部が各々のメディアに対して電源ＯＦＦ／ＯＮの制御を行うことで、メモリメディアがハングアップした際でも、ユーザーによるメディア抜き差し等のリカバリーの手間なしにメディアを復旧させることが可能となる。 - 特許庁

A semiconductor storage device is provided with a memory module 30 loaded with DRAMs 10 and an SPD (EEPROM) 20 and storing the defective address information of the DRAMs 10 in the SPD 20 and a memory controller 40 for reading out the defective address information from the SPD 20 and transferring the defective address information to the DRAMs 10.例文帳に追加

ＤＲＡＭ１０、ＳＰＤ（ＥＥＰＲＯＭ）２０が搭載されるとともに、ＳＰＤ２０にＤＲＡＭ１０の不良アドレス情報が格納されたメモリモジュール３０と、不良アドレス情報をＳＰＤ２０から読み出してＤＲＡＭ１０に不良アドレス情報を転送するメモリコントローラ４０と、を備える。 - 特許庁

To provide a printer controller capable of partially updating software without resetting the entire device when the software is partially updated by dispensing with mounting of a large capacity memory by performing deletion, addition and update when they are necessary without making codes and data which are not constantly required resident in the memory.例文帳に追加

常時必要ではないコードやデータをメモリに常駐させることなく、必要な時に削除、追加、更新を行うことにより、大容量のメモリを実装する必要をなくし、ソフトウェアを部分的に更新する場合に装置全体をリセットすることなく行えるプリンタ制御装置を提供する。 - 特許庁

The synchronizing signal similar to an SD video obtained by frequency dividing the HD video signal and the synchronizing signal based on the SD video signal are supplied to a memory controller 101 and the OSD data (one pixel 4 bits) are read out of a memory 102 based on the respective synchronizing signals.例文帳に追加

メモリ制御部１０１にはＨＤ映像信号を分周して得られたＳＤ映像と同様の同期信号、ＳＤ映像信号に基づく同期信号が供給され、それぞれの同期信号に基づいてメモリ１０２よりＯＳＤデータ（１画素４ビット）を読み出す。 - 特許庁

Then, whether or not an error exists in read data is decided about the content of a data field read from a data memory for transmission of the communication controller by using 2nd data for error detection included in the data field, and an illegal data due to memory abnormality, noise on a parallel bus, etc., is detected.例文帳に追加

そして、通信コントローラの受信用データメモリから読み込むデータフィールドの内容に対し、読み込んだデータに誤りがないか否かをデータフィールド内に含まれる第２の誤り検出用データを用いて判定し、メモリ異常やパラレルバス上のノイズ等によるデータ化けを検出する。 - 特許庁

When band widths which should be allocated to master devices 4 to 6 are changed, read/write ports of master devices 4 to 6, the buses 10 to 12, and the local buffers 13 to 15 are only changed, so none of a memory device, a memory controller 3, and the bus 1 needs to be redesigned.例文帳に追加

マスタデバイス４〜マスタデバイス６に割り当てるべきバンド幅を変更したい場合は、マスタデバイス４〜マスタデバイス６及びバス１０〜バス１２、ローカルバッファ１３〜ローカルバッファ１５の読み書きポートを変更すれば良いのでメモリデバイス、メモリコントローラ３、バス１を再設計する必要はない。 - 特許庁

When the attachment detection part 58 determines that the USB memory device 30 is attached to the attachment part 43, the cassette control part 55 inputs a release password to the USB memory device 30 by controlling the USB controller 60 and releases access lock of the data storage area 32b.例文帳に追加

装着検出部５８によってＵＳＢメモリデバイス３０が装着部４３に装着されていることが検出されたとき、カセッテ制御部５５は、ＵＳＢコントローラ６０を制御して解除パスワードをＵＳＢメモリデバイス３０に入力し、データ記憶領域３２ｂのアクセスロックを解除する。 - 特許庁

When a local bus is available, the controller 22 controls the FIFO 2 so as to sequentially transfer one or more words of CPU access data stored in the FIFO 2 to a local memory 56 and to execute burst transfer of DMA access data comprising a plurality of words stored in the FIFO 2 to the local memory 56.例文帳に追加

制御器２２は、ローカルバスが使用可能な場合には、ＦＩＦＯ２に格納された１語以上のＣＰＵアクセスデータをローカルメモリ５６に逐次転送し、ＦＩＦＯ２に格納された複数語のＤＭＡアクセスデータをローカルメモリ５６にバースト転送するように、ＦＩＦＯ２を制御する。 - 特許庁

When modification of a type memorized in a memory 32 is extracted, the controller 31 displays a type not corresponding to the extracted modification on a display 34 from among types memorized in the memory 32, and receives a designation of one or a plurality of types among displayed types.例文帳に追加

制御部３１は、記憶部３２に記憶された種類の修飾が抽出された場合に、記憶部３２に記憶された種類のうち、抽出された修飾に該当しない種類を表示部３４に表示し、表示された種類のうち１または複数の種類の指定を受け付ける。 - 特許庁

The controller has at least one of an embedded memory, a connecting section to a recording medium, and an external communication means, and acquires photographed image data previously generated by an electronic camera from one of the embedded memory, the recording medium, and a computer connected through the external communication means.例文帳に追加

制御部は、内蔵メモリ、記録媒体との接続部および外部通信手段の少なくとも１つを有するとともに、電子カメラで予め生成された撮影画像データを内蔵メモリ、記録媒体、外部通信手段を介して接続されたコンピュータのいずれかから取得する。 - 特許庁

A controller of a storage system having a flash memory chip manages a residual capacity value of the flash memory chip, and transmits a value based on the residual capacity value to a management server based on at least one definition out of definition of a parity group, definition of an internal LU, or definition of a logical unit.例文帳に追加

フラッシュメモリチップを備えるストレージシステムのコントローラは、フラッシュメモリチップの余剰容量値を管理し、パリティグループの定義または内部ＬＵの定義または論理ユニットの定義の少なくとも一つの定義に基いて、管理サーバに余剰容量値に基づく値を送信する。 - 特許庁

In this digital video camera, a flash memory 20 incorporated in the digital video camera 1 is separated into a ROM area 22 and a RAM area 24 and is controlled by a memory controller 40, and the application software with which the information device can process previously picked-up image data is stored in the ROM area 22.例文帳に追加

デジタルビデオカメラ１に内蔵されたフラッシュメモリー２０を、メモリーコントローラー４０によってＲＯＭ領域２２とＲＡＭ領域２４に区画して制御するとともに、ＲＯＭ領域２２には予め撮影した動画データを情報機器側で扱うためのアプリケーションソフトを格納しておく。 - 特許庁

When bandwidth to be allocated to master device 4 to 6 desired to be changed, a memory device, a memory controller 3 and the bus1 do not have to be redesigned, because the rear/write ports of the devices 4 to 6, the buses 10 to 12 and the buffers 13 to 15 have only to be changed.例文帳に追加

マスタデバイス４〜マスタデバイス６に割り当てるべきバンド幅を変更したい場合は、マスタデバイス４〜マスタデバイス６及びバス１０〜バス１２、ローカルバッファ１３〜ローカルバッファ１５の読み書きポートを変更すれば良いのでメモリデバイス、メモリコントローラ３、バス１を再設計する必要はない。 - 特許庁

To provide a data transmitter capable of preventing the deterioration of processing performance by reducing the increase of the load of a programmable controller and a data transmitter as much as possible even when the quantity of a common memory is increased in a data transmitter for transferring data with the other device in a common memory system.例文帳に追加

コモンメモリ方式により他装置とデータの授受を行うデータ伝送装置において、コモンメモリの量が増えた場合でも、プログラマブルコントローラおよびデータ伝送装置の負荷の増加をできるだけ抑制し、処理性能の悪化を防止することが可能なデータ伝送装置を提供する。 - 特許庁

When drawing by a hardware, the number of output words from application data, etc. and the number of required input words are calculated, the calculated value is compared with a value of a counter for calculating the number of input words, and by controlling pre-read of a memory controller based on the result, excessive memory accesses are reduced .例文帳に追加

ハードウェアにて描画する際に、アプリケーションデータ等から出力ワード数、必要な入力ワード数を計算し、その計算した値と入力ワード数を計算するカウンタによる値とを比較し、その結果によりメモリコントローラのプリリードを制御することにより無駄なメモリアクセスを削減する。 - 特許庁

In the case of database record data, the data are temporarily stored in the free area of a nonvolatile cache memory in another storage controller, when the host processor does not have the free area of its nonvolatile cache memory, and as soon as the free area can be secured, the data are written in a low speed storage device such as a disk.例文帳に追加

データベースレコードデータについてはホストプロセッサが不揮発性キャッシュメモリの空き領域がなければ、他の記憶制御装置内の不揮発性キャッシュメモリの空き領域に一時的にデータを記憶し、当該空き領域が確保でき次第、ディスク等の低速な当該記憶装置への書き込みをする。 - 特許庁

The programmable controller is constituted so that the plural programs and pieces of data for sequence control are stored inside a memory module provided independently of a CPU module, the pieces of data in the memory module are transmitted to the CPU module based on a request from the CPU module and the CPU module is made to rewrite a program.例文帳に追加

ＣＰＵモジュールとは独立に設けたメモリモジュールの内部に、複数のシーケンス制御用プログラムやデータを保存し、該ＣＰＵモジュールからの要求に基づき該メモリモジュール内のデータを該ＣＰＵモジュールに送り該ＣＰＵモジュールにプログラム書替えを行わせる構成とする。 - 特許庁

A system controller 28 predetermines that a mounted battery pack 50 is provided with a memory 51, tries to read battery information held in the memory 51, and identifies the type of the battery included in the pack 50 according to the read battery information when the battery information is read successfully.例文帳に追加

システムコントローラ２８は、装着されたバッテリパック５０がメモリ５１を備えることを予定して、このメモリ５１に保有されたバッテリ情報の読み出しを試み、この読み出しが成功したときには、この読み出したバッテリ情報によりバッテリパック５０に内蔵されたバッテリの種類を識別する。 - 特許庁

PSEUDO RANDOM NUMBER GENERATOR, SEMICONDUCTOR INTEGRATED CIRCUIT, MEMORY MEDIA RECORDING DESIGN DATA FOR THE SEMICONDUCTOR INTEGRATED CIRCUIT, METHOD FOR CONTROLLING PSEUDO RANDOM NUMBER GENERATOR, CONTROL PROGRAM FOR PSEUDO RANDOM NUMBER GENERATOR, MEMORY MEDIA RECORDING THE CONTROL PROGRAM FOR PSEUDO RANDOM NUMBER GENERATOR, AND CONTROLLER FOR PSEUDO RANDOM NUMBER GENERATOR例文帳に追加

擬似乱数発生器、半導体集積回路、該半導体集積回路の設計データを記録した記録媒体、擬似乱数発生器制御方法、擬似乱数発生器制御プログラム、該擬似乱数発生器制御プログラムを記録した記録媒体、および擬似乱数発生器制御装置 - 特許庁

The delay time in a buffer memory 001 is delayed just by a period which is obtained by subtracting the initial occupancy quantity of a virtual buffer from the maximum occupancy quantity of the virtual buffer and dividing the difference by a fixed rate by using a controller 002 so that the delay and the buffer memory capacity can be suppressed low.例文帳に追加

バッファ・メモリ００１における遅延時間を、コントローラ００２により、仮想的バッファの最大占有量から仮想的バッファの初期占有量を減じ固定レートで除算した時間だけ遅延させることにより、遅延およびバッファ・メモリ容量を低く抑える。 - 特許庁

When the set display device 1 is connected to the attachable and detachable adapter 33, the image program is transferred to a first memory 7 in the set display device 1 from the third memory 37, and setting/display information is subsequently communicated between the set display device 1 and the programmable controller 15.例文帳に追加

そして設定表示装置１と脱着式アダプタ３３を接続すると、第三メモリ３７から設定表示装置１内の第一メモリ７に画面プログラムが転送され、その後、設定表示装置１とプログラマブルコントローラ１５間で設定・表示情報の交信が行われる。 - 特許庁

To provide an interface system, which is not affected by voltage difference between memory power supply voltage and memory controller power supply voltage, and a data processing system, which is advantageous in terms of processes or costs and can minimize the restriction for a power supply voltage when constituting the data processing system.例文帳に追加

メモリ電源電圧とメモリコントローラ電源電圧との間の電圧差に影響されないインタフェースシステムを提供し、かつデータ処理システム構成時の電源電圧に対する制約を最小化でき、工程や費用の面で有利となるデータ処理システムを提供すること。 - 特許庁