「Microprocessor」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

When a microprocessor outside the cartridge communicates with the semiconductor device, a device ID proper to each semiconductor device is given to make each semiconductor device distinguishable.例文帳に追加

カートリッジ外部のマイクロプロセッサが半導体装置と通信する際に、各半導体装置に固有のデバイスＩＤを持たせ、各半導体装置が区別できるようにする。 - 特許庁

IA-64 will employ many cutting-edge microprocessor techniques, including long instruction words (LIW), instruction predication, branch elimination, and speculative loading. 例文帳に追加

IA-64は,長い命令語(LIW),命令の条件付き実行制御(プレディケーション),分岐回避,および投機的ローディングなどを含め,多くの先端的マイクロプロセッサ手法を取り入れている． - コンピューター用語辞典

A decoding circuit of a microprocessor related to this application is so structured as to decode a fault-tolerant version of an instruction and a non-fault-tolerant version of an instruction distinctly from each other.例文帳に追加

本発明にかかるマイクロプロセッサの復号回路は、命令のフォールトトレラントバージョンと命令の非フォールトトレラントバージョンとを互いから区別して復号化するように構成される。 - 特許庁

In the case that a D/VHS 18 does not cope with the AV/C command, a microprocessor issues a remote control command, switches a built-in command output switch and outputs it to an IR commander 5.例文帳に追加

D/VHS１８がAV/Cコマンドに対応していない場合、マイクロプロセッサは、リモコンコマンドを発行し、内蔵するコマンド出力スイッチを切り換えて、IRコマンダ５に出力する。 - 特許庁

A memory 13 storing 'maximum value data 13a, a data library 13b, music contents detection data 13c, and band-clapping pattern data 13s' is connected to the microprocessor 12.例文帳に追加

マイクロプロセッサ１２には、「最大値データ１３ａ、データライブラリ１３ｂ、曲内容検出データ１３ｃ、拍手パターンデータ１３ｄ」が格納されたるメモリ１３が接続される。 - 特許庁

To provide a display device capable of reducing the number of commands from an MPU(microprocessor unit) and also capable of unnecessitating the replacement of an IC chip or the MPU in the case of changing an operation mode.例文帳に追加

ＭＰＵからのコマンド数を低減し、動作モードを変更する場合に、ＩＣチップまたはＭＰＵの交換を不要とする表示装置を提供すること。 - 特許庁

To allow a control program for microprocessor and a program for FPGA (Field Programmable Gate Array) configuration to be downloaded in an onboard state with a channel system package operated.例文帳に追加

通話路系パッケージを稼動したまま、オンボードでマイクロプロセッサ用制御プログラムやＦＰＧＡコンフイグレーション用プログラムをダウンロード可能な通話路系パッケージを提供する。 - 特許庁

To provide a vector interrupt system for a reduced instruction set pipelined microprocessor capable of predicting a response time to an interrupt which does not permit prior use.例文帳に追加

優先使用を許容しない割り込みに対する応答時間を予測可能とする縮小命令セットパイプライン型マイクロプロセッサのベクトル割り込みシステムを提供する。 - 特許庁

In the magnetic card reading system 10, the computer 13 and a microprocessor authenticate each other, and after correct authentication results by the mutual authentication, the microprocessor encrypts a digital signal and sends the encrypted digital signal to the computer 13, and the computer 13 decrypts the encrypted digital signal.例文帳に追加

磁気カード読み取りシステム１０では、コンピュータ１３とマイクロプロセッサとがそれらの間で相互に認証を行い、相互認証による互いの認証結果を正当であると判断した後、マイクロプロセッサがデジタル信号を暗号化するとともに暗号化したデジタル信号をコンピュータ１３に送信し、コンピュータ１３が暗号化されたデジタル信号を復号化する。 - 特許庁

The image formation device has a rewritable first memory connected to the microprocessor through the bus and a second memory controlled by electromagnetic coupling with a read write unit, and the microprocessor operates based on a transfer means that transfers the data stored in the second memory to the first memory and the first memory rewritten with the transfer means.例文帳に追加

マイクロプロセッサにバス接続された書き換え可能な第１のメモリと、リードライトユニットとの電磁結合により制御される第２のメモリを備え、前記第２のメモリに記憶されたデータを前記第１のメモリに転送する転送手段と、前記転送手段によって書き換えられた前記第１のメモリに基づいて前記マイクロプロセッサが動作する。 - 特許庁

A microprocessor 104 actualizes various functions by controlling respective parts through software processes based upon control programs stored in its ROM and RAM and a level detecting circuit 1041 that the microprocessor 104 is equipped with detects the level of Ec/Io of a pilot signal from a base station from measurement data reported from a signal retrieving circuit 113.例文帳に追加

マイクロプロセッサ１０４は、自己のＲＯＭおよびＲＡＭに記憶している制御プログラムにしたがったソフトウェア処理により各部を制御して、各種の機能を実現するもので、マイクロプロセッサ１０４に備えられるレベル検出回路１０４１は、信号検索回路１１３より通知される測定データより基地局からのパイロット信号のＥc／Ｉoのレベルを検出する。 - 特許庁

By inputting a DMA transfer continuous signal from a DMA section 10 to a wait signal generating circuit section 30 during DMA transfer of the data to an internal memory 20, an active wait signal is input into a microprocessor 40 from the wait signal generating circuit section 30, and the processing of the microprocessor 40 is waited.例文帳に追加

内部メモリ２０にデータをＤＭＡ転送している間、ＤＭＡ部１０からｗａｉｔ信号発生回路部３０にＤＭＡ転送継続信号を入力することで、ｗａｉｔ信号発生回路部３０からマイクロプロセッサ４０にアクティブ状態のｗａｉｔ信号を入力してマイクロプロセッサ４０の処理をウェイトさせる。 - 特許庁

A monitoring control circuit part 30a successively transmits a number of question items by inquiry packets to the microprocessor 20a for controlling an electronic load group 12 in reaction to the content of a nonvolatile program memory 25a and the operating state of an input sensor group 11, and compares response contents from the microprocessor 20a with correct answer information to perform an abnormality determination.例文帳に追加

不揮発プログラムメモリ２５ａの内容と入力センサ群１１の動作状態に応動して電気負荷群１２を制御するマイクロプロセッサ２０ａに対して、監視制御回路部３０ａは照会パケットによって多数の質問事項を順次送信し、マイクロプロセッサ２０ａからの応答内容と正解情報とを比較して異常判定を行う。 - 特許庁

This device equipped with a microprocessor is provided with: a power voltage generation part generating a power voltage Evdd-A supplied to the microprocessor 160; and a fixed clock signal generation part 110 operating by receiving the power voltage Evdd-A and generating a fixed clock signal RCK0 of a constant frequency regardless of the fluctuation of the voltage value of the power voltage.例文帳に追加

マイクロプロセッサを備える装置は、マイクロプロセッサ１６０に供給される電源電圧Ｅｖｄｄ−Ａを生成する電源電圧生成部と、電源電圧Ｅｖｄｄ−Ａを受けて動作し、電源電圧の電圧値の変動に関わらずに一定の周波数の固定クロック信号ＲＣＫ０を生成する固定クロック信号生成部１１０と、を備える。 - 特許庁

The image processing unit 1 includes at least one cell substrate 11 which has on a circuit board a microprocessor, a logic array, a memory device, a connection means for connecting them, and at least one external connection terminal for inputting/outputting an external signal, and has software built in the microprocessor and the logic array determine a processing content of data.例文帳に追加

画像処理ユニット１は、配線基板の上にマイクロプロセッサ、ロジックアレイ、メモリ装置及びこれらを接続する接続手段と外部信号入出力のための少なくとも１つの外部接続端子とを有し、前記マイクロプロセッサ及び前記ロジックアレイに組み込まれるソフトウェアによりデータの処理内容が決定される少なくとも１つのセル基板１１を具備する。 - 特許庁

A simple online system applied between the Internet and an information processor is provided with a memory storing an online program, an activation program and a net address, a press key, a network connector, a microprocessor and a casing independent on the outer side of the information processor, where the memory, the press key, the network connector and the microprocessor are housed.例文帳に追加

インタネットと情報処理装置との間に適用される簡易オンライン装置であって、オンライン・プログラム、起動プログラム及びネットアドレスが記憶されてあるメモリと、押キーと、ネットワーク・コネクタと、マイクロプロセッサと、前記情報処理装置の外側に独立し、これに前記メモリ、前記押キー、前記ネットワーク・コネクタ、及び前記マイクロプロセッサが収容されるケーシングと、を備えてなるものである。 - 特許庁

A fitting belt 14 or a vest incorporates a sensing electrode 22 for monitoring the condition of the heart, a microprocessor with a memory for processing a signal received from the sensing electrode and comparing the signal with the patient's data, and a skin contact pulse electrode 32 for applying an electric pulse to the chest wall of the patient in response to the signal received from the microprocessor.例文帳に追加

装着帯又はベストは、心臓の状態をモニターする感知電極、感知電極から受信した信号を処理し、その信号を患者のデータと比較するメモリ付きマイクロプロセッサならびに、マイクロプロセッサから受信した信号に応答して患者の胸壁に電気パルスを印加する皮膚接触パルス電極を組み込んでいる。 - 特許庁

The counters A, B are started simultaneously under the control of a microprocessor 200 and are stopped, after the lapse of a prescribed time, the microprocessor 200 outputs control data used to control the characteristics of the PLL circuit 100, in response to the counts DA, DB of the counters A, B at the stop and furthermore, outputs a selection instruction signal to a clock changeover circuit 110.例文帳に追加

マイクロプロセッサ２００の制御に応じて、カウンタＡ，Ｂが同時にスタートし、所定の時間を経過したとき停止し、停止時カウンタＡ，Ｂのカウント値Ｄ_A ，Ｄ_B に応じて、マイクロプロセッサ２００は、ＰＬＬ回路１００の特性を制御する制御データをＰＬＬ回路１００に出力し、さらに、クロック切り替え回路１１０に選択指示信号を出力する。 - 特許庁

By preventing the DMA transfer continuous signal from being input from the DMA section 10 to the wait signal generating circuit section 30 after the completion of the DMA transfer, an inactive wait signal is input into the microprocessor 40 from the wait signal generating circuit section 30, and the processing is restarted by releasing the waite of the microprocessor 40.例文帳に追加

また、ＤＭＡ転送完了後にＤＭＡ部１０からｗａｉｔ信号発生回路部３０にＤＭＡ転送継続信号を入力しないようにすることで、ｗａｉｔ信号発生回路部３０からマイクロプロセッサ４０に非アクティブ状態のｗａｉｔ信号を入力し、マイクロプロセッサ４０のウェイトを解除して処理を再開させる。 - 特許庁

A microprocessor 17 at the place of the remote machine generates an external control signal 16 according to pieces of data and instructions stored in a memory 18 to control the operation of the remote machine 12.例文帳に追加

リモート・マシンの場所にあるマイクロプロセッサ１７は、メモリ１８に記憶した複数のデータおよび命令にしたがって外部制御信号１６を発生してリモート・マシン１２の動作を制御する。 - 特許庁

To realize a high-speed two-wire transmitter, in which operation by an analog electronic circuit not using a microprocessor means is used and a padded portion for a sensor signal does not become an obstacle for the operation accuracy.例文帳に追加

マイクロプロセッサ手段を使用しないアナログ電子回路による演算を用い、センサ信号のゲタ分が演算精度の障害とならない高速の２線式伝送器を実現する。 - 特許庁

Input data and an expected value are generated by a microprocessor 103 based on an inspection program stored in an instruction memory 102, and the input data are outputted to a function block A108.例文帳に追加

命令メモリ１０２に格納された検査用プログラムに基づいて、マイクロプロセッサ１０３で入力データと期待値を生成し、この入力データを機能ブロックＡ１０８に出力する。 - 特許庁

To determine whether operation is executed in each computing element or not during conditional instruction execution in an SIMD type microprocessor having a plurality of computing elements for each PE.例文帳に追加

ＰＥ毎に複数の演算器を有するＳＩＭＤ型マイクロプロセッサにおいて、条件付き命令実行の際に各演算器で演算を実施するか否かを決定できるようにする。 - 特許庁

The microprocessor 10 permanently monitors a current capacity used for each group A, B, C of the physical disks while they are being spindle-started, via a physical disk current capacity monitoring circuit part 15.例文帳に追加

マイクロプロセッサ１０は物理ディスクの各グループＡ，Ｂ，Ｃがスピンドル起動中に使用している電流容量を物理ディスク電流容量監視回路部１５を経由し、常に監視している。 - 特許庁

When these characteristics exceeds a selected threshold level of the duration and energy level over a minimum period, the existence of disordered sleep breathing is declared by a microprocessor (57).例文帳に追加

これらの特徴が最小期間にわたって持続時間およびエネルギレベルの選定された閾値を越える場合には、マイクロ・プロセッサ（５７）により睡眠障害呼吸の存在が宣言される。 - 特許庁

The switching device further comprises a memory device (202) which stores operating manner of the operating piece (8) and a microprocessor which compares with the desired operating manner of the operating piece (8) and controls the movement of the operating piece (8).例文帳に追加

作動子（８）の動作形態を記憶する記憶装置(202) 、および作動子（８）の希望される運動の形態と比較し、作動子（８）の運動を制御するマイクロプロセッサ、をさらに包含する。 - 特許庁

A microprocessor 104 of a portable wireless terminal 100 reads a speech speed conversion request signal 111 from a memory 110 and transmits the signal to a transmission line 300 via a transmission / reception section 101.例文帳に追加

携帯無線端末１００のマイクロプロセッサ１０４がメモリ１１０から話速変換要求信号１１１を読み出し、送受信部１０１を介して伝送路３００へ送信する。 - 特許庁

Based on an operation command from an external controller 17, a microprocessor 14 rotationally drives a pan motor 8 and a tilt motor 5 through a pan motor control part 13 and a tilt motor control part 12.例文帳に追加

マイクロプロセッサ１４が、外部のコントローラ１７からの動作指令コマンドに基づき、パンモータ制御部１３、チルトモータ制御部１２を介してパンモータ８およびチルトモータ５を回転駆動する。 - 特許庁

The microprocessor 7 keeps the present record of cartridge memory information about each tape cartridge 4 so as to provide the latest inventory to a library controller 13 as soon as it is requested.例文帳に追加

マイクロプロセッサ７は、要求があるとすぐに最新のイベントリをライブラリコントローラ１３に提供するように、各テープカートリッジ４に関するカートリッジメモリ情報の現記録を維持する。 - 特許庁

A data processing system having distributed reservation stations 50-53 is provided and this distributed reservation stations 50-53 store the basic blocks of codes in the format of a microprocessor instruction.例文帳に追加

本発明によれば、分散型リザベーションステーションを有するデータ処理システムが提供され、該分散型リザベーションステーションはマイクロプロセサ命令の形態におけるコードの基本ブロックを格納する。 - 特許庁

This apparatus is provided with: a storage device 205; an optical disk device 203; a digital audiovisual data input device 207, a digital audiovisual data output device 201; a controller; and a microprocessor 204.例文帳に追加

保存装置２０５、光ディスク装置２０３、デジタル映像音声データ入力装置２０７、デジタル映像音声データ出力装置２０１、制御装置およびマイクロプロセッサ２０４を備える。 - 特許庁

A user operates a category name applying means (button 160) included in an operating means 16 for allowing a microprocessor unit 18 to drive a program module in a control program storage means 19.例文帳に追加

ユーザは、操作手段１６に含まれるカテゴリ名付与手段（ボタン１６０）を操作して、マイクロプロセッサユニット１８に、制御プログラム記憶手段１９内のプログラムモジュールを駆動させる。 - 特許庁

The microprocessor is provided with a queue selector outputting a 16 bit instruction code to be decoded according to a first selecting signal, and a first decoder to decode a selected instruction code.例文帳に追加

第一の選択信号に従って、デコードすべき１６ビット命令コードを選択して出力するキューセレクタと、選択された命令コードをデコードする第一のデコーダとを備える。 - 特許庁

A sensor chip (SCHIP1) includes sensors (TD1, AS1, PD1, GS1), an A/D conversion circuit (AD1), a microprocessor (CPU1), a memory (HEM1), a transmission circuit (RF1), and a power generation device (CM1).例文帳に追加

センサ（ＴＤ１，ＡＳ１，ＰＤ１，ＧＳ１）、Ａ／Ｄ変換回路（ＡＤ１）、マイクロプロセッサ（ＣＰＵ１）、メモリ（ＭＥＭ１）、送信回路（ＲＦ１）、及び、電力発生装置（ＣＭ１）を備えたセンサチップ（ＳＣＨＩＰ１）を構成する。 - 特許庁

To provide a microprocessor-supported sewing machine control system to be flexibly applied for controlling a sewing machine driving motor and other electric motors controlled depending on or independently of the position of rotation.例文帳に追加

ミシン駆動モータおよび回転位置と依存し／無関係に制御される他の電気モータとを制御するために柔軟に適用できるマイクロプロセッサ支援ミシン制御装置を提供する。 - 特許庁

The control unit 13 can be controlled by the microprocessor through the control line independent of the data bus 5, so the safe and secure control operation of the solenoid valve can be guaranteed.例文帳に追加

データバスとは独立した制御線を介してマイクロプロセッサによる制御ユニットの管理が可能となるため，電磁弁の安全かつ確実な制御動作を保障することが可能である。 - 特許庁

The memory location of each type of record is managed by the microprocessor unit 14 as a function of the modification or deletion of certain records and as a function of the storage of new records.例文帳に追加

記録の各タイプのメモリ位置は、ある記録の修正または削除の関数として、および新しい記録の保管の関数として、マイクロプロセッサ・ユニット（１４）によって管理される。 - 特許庁

When a second mode is set, the data of the prescribed bit number unit are supplied to a plurality of unit latch circuits from the microprocessor or the like and, thereafter, the data are written into the display RAM on the block.例文帳に追加

第２モードが設定されるとマイクロプロセッサなどから所定ビット数単位のデータが複数単位ラッチ回路に供給されるのを待ってそのデータを一括で表示ＲＡＭに書き込む。 - 特許庁

Further, the independent component analysis algorithm in such a music/a voice separation device is simple, and easy to use with a DSP chip or a microprocessor in a short time.例文帳に追加

また、このような音楽／音声分離装置における独立成分解析アルゴリズムは簡単であり、アルゴリズムの実行時間が短くてＤＳＰチップやマイクロプロセッサーなどで容易に具現できる。 - 特許庁

A microprocessor 31 is provided with a readable and writable non-volatile memory 37 to store the count value of the drop of combined electromotive force in preventing and controlling an imperfect combustion.例文帳に追加

マイコン３１には、読み出し及び書き込みが可能な不揮発性メモリ３７が備えられ、不完全燃焼防止制御における合成起電力の低下のカウント数を保存する。 - 特許庁

When a power supply voltage is not less than the operation guarantee power supply voltage, the current buffer circuit 11 supplies a power supply voltage to the memory circuit 3 synchronously with the release of the reset of the microprocessor 2.例文帳に追加

電源電圧が動作保証電源電圧以上のとき、電流バッファ回路１１は、マイクロプロセッサ２のリセットを解除するのに同期して、メモリ回路３に電源電圧を供給する。 - 特許庁

When the microprocessor 10 rewrites a program of a nonvolatile storage 12, a PEN signal generating circuit 13 activates a PEN signal, but in the other case, the PEN signal is kept in non-active.例文帳に追加

マイクロプロセッサ１０が不揮発性メモリ１２のプログラム書き換えを行うときには、ＰＥＮ信号生成回路１４がＰＥＮ信号をアクティブにするがその他の場合には非アクティブにする。 - 特許庁

When the interval of a state message is beyond a prescribed time, the power saving microprocessor 25 operates a correction operation such as the interruption of the limited voltage to be supplied to the mother board 10.例文帳に追加

状態メッセージの間隔が所定時間を超えた場合、マザーボードに供給される制限電圧の遮断を行うなどの修正動作を省電力マイクロプロセッサー25が行なう。 - 特許庁

Output voltage Vin of the rectifying circuit 2 is inputted into the constant voltage power supply circuit 4 to be converted into constant voltage Vout, and the voltage Vout is given to the microprocessor 5A as power supply voltage.例文帳に追加

整流回路２の出力電圧Ｖinを定電圧電源回路４に入力して一定の電圧Ｖoutに変換し、この電圧Ｖoutをマイクロプロセッサ５Ａに電源電圧として与える。 - 特許庁

MICROPROCESSOR FOR UTILIZING IMPROVED BRANCH CONTROL INSTRUCTION, BRANCH TARGET INSTRUCTION MEMORY, INSTRUCTION LOAD CONTROL CIRCUIT, METHOD FOR MAINTAINING INSTRUCTION SUPPLY TO PIPE LINE, BRANCH CONTROL MEMORY AND PROCESSOR例文帳に追加

改良された分岐制御命令を利用するためのマイクロプロセッサ、分岐目標命令メモリ、命令ロード制御回路、パイプラインへの命令供給維持方法、分岐制御メモリ、およびプロセッサ - 特許庁