「N-source」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The EEPROM cell has a source region 80, a buried N + region 56, and a drain region 82, mutually separately formed along the side in an active region.例文帳に追加

活性領域内に互いに離隔されて側方に沿って形成されたソース領域８０、埋没Ｎ＋領域５６及びドレイン領域８２を有する。 - 特許庁

The N^+-type impurity introduction region 11s functions as the source region of the reset MOS transistor 52.例文帳に追加

Ｎ^+型不純物導入領域１１ｓは、リセットＭＯＳトランジスタ５２のソース領域として機能する。 - 特許庁

Then N channel MOS transistor 66 fixes an output of an internal circuit 28a operated by a power source of 1.5 V group.例文帳に追加

ＮチャネルＭＯＳトランジスタ６６は、１．５Ｖ系統の電源で動作する内部回路２８ａの出力を固定する。 - 特許庁

The GND electrode 54 blocks electric fields of a drain electrode T1d, a source electrode T1s and an n^+-Si film 56.例文帳に追加

このＧＮＤ電極５４は、ドレイン電極Ｔ１ｄ、ソース電極Ｔ１ｓ及びｎ^+−Ｓｉ膜５６の電界を遮蔽する。 - 特許庁

Then, ion implantation is performed using the silicon oxide films 21, 24 as masks to form n+ type source regions 4.例文帳に追加

次に、シリコン酸化膜２１、２４をマスクとしたイオン注入を行ってｎ+型ソース領域４を形成する。 - 特許庁

The sum of the width of the N source layer 7 and that of the P+ body layer 8 is smaller than the interval between the trench gates 40.例文帳に追加

Ｎソース層７の幅とＰ^＋ボディ層８の幅の和は、トレンチゲート４０の間隔よりも小さい。 - 特許庁

A gate electrode 210 is formed so as to cover the base region between the emitter/source region 206 and N-type region 202.例文帳に追加

エミッタ／ソース領域２０６とＮ型領域２０２との間のベース領域を覆うようにゲート電極２１０が形成されている。 - 特許庁

The n^+ type source region 36 and the p^+ type region 84 can be formed by a self-alignment of the gate electrode 35 and the LDD side spacer 91.例文帳に追加

ゲート電極３５とＬＤＤサイドスペーサ９１のセルフアラインでｎ^+型のソース領域３６とｐ^+型領域８４を形成できる。 - 特許庁

The N source layers 7 and the P+ body layers 8 are split by the trench gates 40, and not formed immediately under the trench gates 40.例文帳に追加

Ｎソース層７及びＰ^＋ボディ層８は、トレンチゲート４０により分断され、トレンチゲート４０直下には設けられていない。 - 特許庁

With regard to audio signals of multiple channels obtained by means of multiple microphones, directions of sound source are determined for first to n-th bands.例文帳に追加

複数のマイクロホンによって得られた複数チャンネルの音声信号について、第１〜第ｎの帯域毎に、それぞれ音源方向を判定する。 - 特許庁

To provide an electron source that works at a room temperature, by using only an injection of current into an n-type diamond semiconductor having a negative electron affinity.例文帳に追加

負の電子親和力を持つｎ型ダイヤモンド半導体への電流注入のみを用いて、室温動作する電子源を提供する。 - 特許庁

To accurately detect an N-phase loss in an air conditioner which receives power supplied from a three-phase four-wire AC power source.例文帳に追加

３相４線式交流電源から電力供給を受ける空気調和装置において、Ｎ相の欠相を的確に検出できるようにする。 - 特許庁

As a result, magnetic flux density B generated in the N type layer 1 can be increased in the neighborhood of a source wiring layer 8a installed in the trench 20.例文帳に追加

これによりトレンチ２０内に配設されたソース配線層８ａ近傍のＮ型層１に発生する磁束密度Ｂを高める。 - 特許庁

A portion of a source wiring layer 8, wired toward an earth line, is arranged in a trench 20 formed in an N-type layer 1.例文帳に追加

アースラインに向かって配線されたソース配線層８の一部をＮ型層１に形成したトレンチ２０内に配設する。 - 特許庁

A P+ type contact layer 17 is embedded and formed in a P type base layer 13 just below a bottom face of an N+ type source layer 18.例文帳に追加

Ｐ＋型コンタクト層１７をＮ＋型ソース層１８の底面の直下のＰ型ベース層１３内に埋め込んで形成する。 - 特許庁

A neutral line N of the AC power source 101 is connected to the heater line 602 through the second switch 605b.例文帳に追加

第２のスイッチ６０５ｂを介して、交流電源１０１のニュートラルラインＮがヒータライン６０２に接続されている。 - 特許庁

N source layers 7 and P+ body layers 8 are arranged in a staggered pattern form in the direction vertical to the trench gates 40.例文帳に追加

Ｎソース層７及びＰ^＋ボディ層８は、トレンチゲート４０に対して垂直の方向に、千鳥格子状に配置される。 - 特許庁

A p^+-type source region 126 owned by a pMOSFET and connected to a VB terminal is formed in the main surface of the n-type impurity region 121.例文帳に追加

ｐＭＯＳＦＥＴが有する、ＶＢ端子に接続されたｐ^+型ソース領域１２６は、ｎ型不純物領域１２１の主面内に形成されている。 - 特許庁

To provide a solid-state imaging apparatus which has achieved increase in sensitivity by reducing noise of a source follower amplifier, and improving the S/N ratio.例文帳に追加

ソースフォロワアンプのノイズを低減し、Ｓ／Ｎを向上させて高感度化を実現した固体撮像装置を提供する。 - 特許庁

An n^+-type source region 133 of an nMOSFET and connected to a VS terminal is formed in the main surface of the p-well 131.例文帳に追加

ｎＭＯＳＦＥＴが有する、ＶＳ端子に接続されたｎ^+型ソース領域１３３は、ｐウェル１３１の主面内に形成されている。 - 特許庁

An n^+-type source region 133 connected to a COM terminal and owned by an nMOSFET is formed in the main surface of a p-well 131.例文帳に追加

ｎＭＯＳＦＥＴが有する、ＣＯＭ端子に接続されたｎ^+型ソース領域１３３は、ｐウェル１３１の主面内に形成されている。 - 特許庁

While the read/program potential is outputted, for example, the power source potential is supplied as the VBT to the gate of a transistor N 3.例文帳に追加

リード／プログラム電位が出力されている間は、トランジスタＮ３のゲートには、ＶＢＴとして、例えば、電源電位が供給される。 - 特許庁

The switch of an N^+ region 12 as a source/drain region is disposed so that it covers the branch end 141.例文帳に追加

少なくとも、この分岐端部１４１にかかるようにソース・ドレイン領域としてのＮ^+領域１２の切り替え部分が設けられる。 - 特許庁

Then, ion implantation is carried out for a part being a source-drain region of an N-type transistor.例文帳に追加

その後、Ｎ型トランジスタのソース・ドレイン領域となる部分に対してイオン注入処理を施す。 - 特許庁

The n+ type source diffusion layers 8 are formed locally at the parts of a diffusion layer forming region F extending in the transverse direction of the paper.例文帳に追加

ｎ＋型ソース拡散層８は、紙面の左右方向に延びた拡散層形成領域Ｆの一部に局在して設けられている。 - 特許庁

An N^+-type source region 7 is formed with an interval to the periphery of the body region 4 at the surface layer section of the body region 4.例文帳に追加

ボディ領域４の表層部には、Ｎ^＋型のソース領域７がボディ領域４の周縁との間に間隔を空けて形成されている。 - 特許庁

The inner peripheral side of the P-type active guard region 16 has an N-type source region 17 and acts as an FET.例文帳に追加

ｐ型アクティブガード領域１６の内周側は、ｎ型ソース領域１７を有し、ＦＥＴとして機能する。 - 特許庁

Therefore, even if the contact area between the n+-type part 23b and the source regions 15a, 15b is small, the resistance in this part can be made small.例文帳に追加

このため、ｎ^+型部分２３ｂとソース領域１５ａ、１５ｂとの接触面積が小さくても、この部分における抵抗を小さくすることができる。 - 特許庁

At this time the distance from an end of the opening 7 or an end of the P+ type contact layer 4 to an end of the N+ type source layer 3 is made a predetermined distance.例文帳に追加

このとき、開口部７の端部、即ちＰ＋型コンタクト層４の端部からＮ＋型ソース層３の端部までの距離を所定の距離にする。 - 特許庁

In each of the plurality of second MOS transistors DN_1 to DN_n, a source and a well are connected each other.例文帳に追加

複数の第２のＭＯＳトランジスタＤＮ１＿〜ＤＮ＿ｎの各々において、ソースとウェルとが互いに接続される。 - 特許庁

An n^++ source region 3 and drain region 4 are provided with a p^+ gate region 2 in-between.例文帳に追加

ｎ^＋＋型のソース領域３及びドレイン領域４が、ｐ^＋型のゲート領域２を挟んで設けられる。 - 特許庁

A p^+-type injector region and an n^+-type source region 14 are formed at an opposite side of the substrate 15 of the drift region 13.例文帳に追加

ドリフト領域１３の基板１５と反対側にはｐ^＋型インジェクタ領域とｎ^＋型ソース領域１４とが形成されている。 - 特許庁

A p^+-type body contact region 6 and an n^+-type source region 7 are formed separately on a surface layer of the p-type base layer 5.例文帳に追加

ｐ型ベース層５の表面層には、ｐ^+型ボディコンタクト領域６とｎ^+型ソース領域７が互いに離れて設けられている。 - 特許庁

An N-channel power MOSFET with its source and body connected together and biased at a high positive voltage with respect to its drain is fabricated.例文帳に追加

互いに接続されソース及びボディが、ドレンよりはより正の側に高い電圧にバイアスされたＮ−チャネルパワーＭＯＳＦＥＴを製造する。 - 特許庁

An N-type region that becomes a source of the JFET is formed between the body region 15 and the P-type device isolation region 13.例文帳に追加

ボディ領域１５とＰ型素子分離領域１３との間にＪＦＥＴのソースとなるＮ型領域が形成される。 - 特許庁

A resistance 5 and n type MISFET (simply, abbreviated to FET) 1 and 2 are serially connected between a power source VDD and a ground.例文帳に追加

抵抗５、ｎ型ＭＩＳＦＥＴ（単にＦＥＴと略す）１、２を電源ＶＤＤとグラウンドの間に直列に接続する。 - 特許庁

Then, a source electrode 70 is formed on the surface of the N-type SiC epitaxial area 20 which is not covered with the gate insulating film 40.例文帳に追加

ゲート絶縁膜４０に覆われないＮ型ＳｉＣエピタキシャル領域２０の表面にソース電極７０を設ける。 - 特許庁

With this structure, the impurity concentration of the n-type diffusion layer 8 near the p-type diffusion layers 10, 11 as source regions can be increased.例文帳に追加

この構造により、ソース領域としてのＰ型の拡散層１０、１１近傍のＮ型の拡散層８の不純物濃度を高濃度とすることができる。 - 特許庁

An n^+-type source region 18 and a p^+-type region 19 are formed on the p-type base layer 11.例文帳に追加

ｐ型ベース層１１上にはｎ^+型ソース領域１８とｐ^+型領域１９とが形成されている。 - 特許庁

Source regions 3 as heavily doped n^+ regions are formed in parts coming into contact with the second grooves 12 in near parts from the gate regions 8.例文帳に追加

ゲート領域８から近い方の第２の溝１２に接する部分には、高濃度のｎ＋型領域であるソース領域３が設けられている。 - 特許庁

On the p-type diffusing layer 5, an n-type diffusing layer 7 as a source region and a p-type diffusing layer 6 are formed.例文帳に追加

Ｐ型の拡散層５には、ソース領域としてのＮ型の拡散層７と、Ｐ型の拡散層６とが形成されている。 - 特許庁

In this field effect transistor(FET), a large number of P-type base regions 14 having N-type source regions 15 are arranged.例文帳に追加

本発明のＦＥＴは、ｎ型ソース領域１５を有するｐ型ベース領域１４が多数配列されている。 - 特許庁

For example, comparatively small resistance 26 is connected between a source and a ground of the N-channel transistor 24.例文帳に追加

一実施例では、比較的小さな抵抗（２６）を、Ｎ−チャネル・トランジスタ（２４）のソースとアースとの間に結合する。 - 特許庁

An N-MOS transistor consists of a drain region 37, a source region 38, and a channel stopper 39, all of which are formed in a P-type well 32-1.例文帳に追加

Ｎ—ＭＯＳトランジスタは、Ｐ型ウエル３２−１にドレイン領域３７、ソース領域３８、及びチャネルストッパー３９として形成される。 - 特許庁

The power supply VSS is connected to a source of an N-type MOS transistor Q4, the power supply VDD is connected to its gate and the node GP is connected to its drain.例文帳に追加

Ｎ型ＭＯＳトランジスタＱ４のソースに電源ＶＳＳを、ゲートに電源ＶＤＤを、ドレインにノードＧＰを接続する。 - 特許庁