「N-source」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To provide a method of manufacturing a semiconductor device in manufacture of SJ-MOSFET by trench filling epitaxial technique, which does not isolate a p-column from a n-type source on a n-column without degrading on-resistance because of a drive diffusion in a n-type source region.例文帳に追加

トレンチ埋め込みエピ方式によるＳＪ−ＭＯＳＦＥＴの製造において、ｎ型ソース領域のドライブ拡散によりオン抵抗を悪化させることなく、ｐカラムとｎカラム上のｎ型ソース領域を分離させない半導体装置の製造方法を提供することができる。 - 特許庁

This device further includes an n-type semiconductor layer 124 formed so that one end is connected to an n+ type source region 112 of the drain side selective transistor SDT, and the other end is connected to an n+ type drain region 113 of the source side selective transistor SST.例文帳に追加

また、一端がドレイン側選択トランジスタＳＤＴのｎ＋型ソース領域１１２に接続し他端がソース側選択トランジスタＳＳＴのｎ＋型ドレイン領域１１３に接続するように形成されたｎ−型半導体層１２４を備える。 - 特許庁

A switch element is connected between the source terminal of the fourth n-channel MOSFET (Mn4) and a ground potential to bring the source terminal of the fourth n-channel MOSFET (Mn4) to the ground potential when the fourth n-channel MOSFET (Mn4) is off.例文帳に追加

スイッチ素子は、第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子とグラウンド電位との間に接続され、第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のオフ時に第４ｎチャネルＭＯＳＦＥＴ（Ｍｎ４）のソース端子をグラウンド電位にする。 - 特許庁

The n channel MIS transistor 11 includes a first gate electrode 14A, an n-type source-drain region 16c, and a plasma reaction film 18 that covers the upper surface of the n-type source-drain region 16c and the first gate electrode 14A.例文帳に追加

ｎチャネルＭＩＳトランジスタ１１は、第１のゲート電極１４Ａと、ｎ型ソースドレイン領域１６ｃと、第１のゲート電極１４Ａ及びｎ型ソースドレイン領域１６ｃの上面を覆う第１のプラズマ反応膜１８とを有している。 - 特許庁

Contact trenches Tc are formed between gate trenches Tg in such a way that the side walls of the contact trenches Tc may be made into whole surface of an n^+-type source region 5 and an n^++-type source region 5a, and also the cutting plane in the plane direction of an n^+-type silicon substrate 2 may be made into a lozenge shape.例文帳に追加

コンタクトトレンチＴｃを、その側壁が全面ｎ^+型ソース領域５とｎ^++型ソース領域５ａになるようにするとともに、ｎ^+型シリコン基板２平面方向の切断面がひし形になるようにして、ゲートトレンチＴｇ間に形成する。 - 特許庁

A MOSFET 1 includes an n^+SiC substrate 10, an n^-SiC layer 20, a p body 21, an n^+source region 22, a p^+region 23, a gate oxide film 30, a gate electrode 40, an interlayer insulating film 50, a contact electrode 80, a source electrode 60, and a drain electrode 70.例文帳に追加

ＭＯＳＦＥＴ１は、ｎ^＋ＳｉＣ基板１０と、ｎ^−ＳｉＣ層２０と、ｐボディ２１と、ｎ^＋ソース領域２２と、ｐ^＋領域２３と、ゲート酸化膜３０と、ゲート電極４０と、層間絶縁膜５０と、コンタクト電極８０と、ソース電極６０と、ドレイン電極７０とを備えている。 - 特許庁

As a result, a bit plane arithmetic section 107 receives n-sets of m-bit data in source data 1 stored in a source register, respectively integrates bit information at the same bit location of the n-sets of data and generates m-sets of n-bit element data.例文帳に追加

この結果、ビットプレーン演算部１０７は、ソースレジスタに格納されている、ソースデータ１内の、画像に関するｍビットのｎ個のデータを入力し、各ｎ個のデータの同じビット位置にあるビット情報をそれぞれまとめ、ｎビットの要素データをｍ個生成する。 - 特許庁

With respect to a block LNDB of an N-dimensional (N is an integer of 2 or more) layered structure, address operation for an N-layer data block in a source area or a destination area is executed based on a start address SA, a data length DL, N offsets L(i)-offset and N block numbers L(i)-n.例文帳に追加

Ｎ次元（Ｎは２以上の整数）の階層構造のブロックＬＮＤＢについて、第０階層のＬ０ＤＢから順に、スタートアドレスＳＡと、データ長ＤＬと、Ｎ個のオフセットＬ（ｉ）−ｏｆｆｓｅｔと、Ｎ個のブロック個数Ｌ（ｉ）−ｎとに基づいて、ソース領域またはディスティネーション領域におけるＮ階層データブロックのためのアドレス演算を実行する。 - 特許庁

The vertical junction FET 1a comprises an n^+-type drain semiconductor 2, an n-type drift semiconductor 3, a p^+-type gate semiconductor 4, an n-type channel semiconductor 5, an n^+-type source semiconductor 7 and a p^+-type gate semiconductor 8.例文帳に追加

本発明に係る縦型ＪＦＥＴ１ａは、ｎ^＋型ドレイン半導体部２と、ｎ型ドリフト半導体部３と、ｐ^＋型ゲート半導体部４と、ｎ型チャネル半導体部５と、ｎ^＋型ソース半導体部７と、ｐ^＋型ゲート半導体部８とを備える。 - 特許庁

A signal processing part 334 obtains a distance S between the receiver 31 and an ear of a user (the degree of closure of an ear hole) on the basis of the reflection signal D(n) and a sound source signal X(n), and a correction pattern determination part 335 outputs a correction pattern P(S) corresponding to the distance S.例文帳に追加

そして反射信号D(n)と音源信号X(n)に基づいて、信号処理部３３４が、レシーバ３１とユーザの耳との距離S（耳穴の密閉度）を求め、補正パターン決定部３３５が、この距離Sに応じた補正パターンP(S)を出力する。 - 特許庁

In the semiconductor device 70, a P-base layer 4, a P^+-contact layer 5, and an N^+-source layer 6 are formed on a surface region of an N^- high-resistance layer 3 on an N^+-buffer layer 2, and a gate insulating film 7 and a gate electrode 8 are formed in a laminated manner on the N^- high-resistance layer 3.例文帳に追加

半導体装置７０では、Ｎ^＋バッファ層２上のＮ^−高抵抗層３の表面領域にＰベース層４、Ｐ^＋コンタクト層５、Ｎ^＋ソース層６を形成し、Ｎ^−高抵抗層３上にゲート絶縁膜７及びゲート電極８を積層形成する。 - 特許庁

Assuming that the number of laser devices arrayed in an optical communications system is n (n: positive integer) and that the number of laser devices not functioning is c (c: integer in a range of 0≤c<n), a light source module constituted by (n-c) laser devices is used.例文帳に追加

光通信システム内のアレー化されたレーザ素子の数をｎ（ｎは正の整数）、機能しないレーザ素子の数をｃ（ｃは、０≦ｃ＜ｎの範囲内の整数）とするとき、（ｎ−ｃ）個のレーザ素子によって構成される光源モジュールを用いる。 - 特許庁

An N type region is formed which is contacted with part of a gate oxide film and a field oxide film formed between source and drain electrodes, and which has an impurity concentration higher than an N type impurity concentration of an SOI substrate until the N type region is brought into contact with an N type diffusion layer contacted with the drain electrode.例文帳に追加

ゲート酸化膜の一部及びソース電極とドレイン電極間に構成されたフィールド酸化膜に接触し、ドレイン電極に接するＮ型拡散層に接触するまで、ＳＯＩ基板のＮ型の不純物濃度よりも高い不純物濃度を有するＮ型の領域を形成する。 - 特許庁

An n-type lightly doped drift layer 11 is provided so as to cover an n-type heavily doped drain layer 41 from an internal section side of a p-type silicon substrate 100, and an n-type lightly doped drift layer 12 is provided so as to cover an n-type heavily doped source layer 42 likewise.例文帳に追加

Ｎ型高濃度ドレイン層４１にＰ型シリコン基板１００の内部側から被さるようにＮ型低濃度ドリフト層１１が設けられており、同様にＮ型高濃度ソース層４２に対してＮ型低濃度ドリフト層１２が設けられている。 - 特許庁

An n+-type drain diffused region 2 is formed in an n-type semiconductor layer 1 on an insulating layer 11; and a drift region 1a, a p-type well diffused region 4, an n+-type source diffused layer 3 and a n+-type base diffused region 9 are formed so as to surround the diffused region 2.例文帳に追加

絶縁層１１上のｎ形半導体層１内に、ｎ^+形ドレイン拡散領域２が形成され、ドリフト領域１ａ、ｐ形ウェル拡散領域４、ｎ^+形ソース拡散領域３、ｐ^+形ベース拡散領域９がｎ^+形ドレイン拡散領域２を囲むように形成されている。 - 特許庁

A source region is formed by an n^+-type substrate, a trench 2 is formed on a principal surface of the n^+-type substrate, and then a p-type base region 3, an n^--type drift region 4, and an n^+-type drain region 5 are sequentially epitaxially grown in the trench 2.例文帳に追加

ｎ^+型基板１によってソース領域を構成し、ｎ^+型基板１の主表面にトレンチ２を形成したのち、トレンチ２内にｐ型ベース領域３、ｎ^-型ドリフト領域４およびｎ^+型ドレイン領域５を順にエピタキシャル成長させる。 - 特許庁

A field effect transistor includes an N^+ type SiC substrate 2 and an N^- type drain region 1 which are first conductive type semiconductor substrates, and on a first main surface side of the N^+ type SiC substrate 2, a P-type well region 3, an N^+ type source region 5, and a gate electrode 7.例文帳に追加

電界効果トランジスタは、第一導電型の半導体基体であるＮ^+型ＳｉＣ基板２及びＮ^-型ドレイン領域１と、Ｎ^+型ＳｉＣ基板２の第一主面側に、Ｐ型ウエル領域３とＮ^+型ソース領域５とゲート電極７とを有する。 - 特許庁

The second source/drain region includes a third n-type impurity layer having an impurity concentration lower and a depth shallower than those of the first n-type impurity layer, and a fourth n-type impurity layer having an impurity concentration higher and a depth deeper than those of the third n-type impurity layer.例文帳に追加

さらに、第２のソース・ドレイン領域が、第１のｎ型不純物層よりも不純物濃度が低く深さの浅い第３のｎ型不純物層と、第３のｎ型不純物層よりも不純物濃度が高く深さの深い第４のｎ型不純物層を備える。 - 特許庁

The semiconductor thin film is provided with an LDD region 4 positioned on both sides of the gate electrode, where n-type impurities are present in low density, and a source/drain region 3 positioned on the outer side of the LDD region where the n-type impurities are present at high concentration.例文帳に追加

半導体薄膜は、ゲート電極の両側に位置しn型不純物が低濃度に存在するＬＤＤ領域４、及びＬＤＤ領域の外側に位置しn型不純物が高濃度に存在するソース／ドレイン領域３を有する。 - 特許庁

The surface of an n^- surface area 14 as a surface exposed part of an n^- drift layer 12 with high specific resistance is striped while surrounded with a p well area 13 and the area ratio of the n^- surface area 14 to the p well area 13 including an n^+ source area 15 is 0.01 to 0.2.例文帳に追加

高比抵抗のｎ^- ドリフト層１２の表面露出部であるｎ^- 表面領域１４の表面形状をｐウェル領域１３で囲まれたストライプ状とし、ｎ^+ ソース領域１５を含むｐウェル領域１３の面積に対するｎ^- 表面領域１４の面積比を、０．０１〜０．２の範囲とする。 - 特許庁

Optical signals of the wavelength λ_n (n is an arbitrary integer in a range of 1 or more and N or less, and N is an integer in a range of 2 or more) emitted from each light source 111_n, which is provided inside a first station 110 are multiplexed by an optical multiplexer 112 and then amplified simultaneously with an optical amplifier 113.例文帳に追加

第１局１１０内の各光源部１１１_ｎより出力された波長λ_ｎ（ｎは１以上Ｎ以下の任意の整数。Ｎは２以上の整数。）の信号光は、光合波器１１２により合波されて、光増幅器１１３により一括増幅される。 - 特許庁

A first N-type region 12b is formed in contact with the P-type region 7b of the channel region in a source region 14 which is a P-type, and a second N-type region 11a having a larger impurity density than the first N-type region 12b is formed in contact with the first N-type region 12b.例文帳に追加

Ｐ型であるソース領域１４において、第１のＮ型領域１２ｂをチャネル領域のＰ型領域７ｂに接して形成し、第１のＮ型領域１２ｂに接してそれよりも不純物密度の大きい第２のＮ型領域１１ａを形成する。 - 特許庁

In a source region 14, which is P-type, a first N-type region 12b is formed in contact with the P-type region 7b in the channel region, and a second N-type region 11a having a larger impurity density than that of the first N-type region 12b is formed in contact with the first N-type region 12b.例文帳に追加

Ｐ型であるソース領域１４において、第１のＮ型領域１２ｂをチャネル領域のＰ型領域７ｂに接して形成し、第１のＮ型領域１２ｂに接してそれよりも不純物密度の大きい第２のＮ型領域１１ａを形成する。 - 特許庁

In this case, the trench 27 comes into contact with the P- and N-type base regions 31, and 32 while crossing over from an end section 32a at a side close to an N-type drain region 33 of the N-type source region 32 to an end section 32b at a side apart from the N-type drain region 33.例文帳に追加

このとき、トレンチ２７が、Ｎ型ソース領域３２のＮ型ドレイン領域３３に近い側の端部３２ａから、Ｎ型ドレイン領域３３から離れた側の端部３２ｂまで横切る状態で、Ｐ型ベース領域３１及びＮ型ソース領域３２と接する構造とする。 - 特許庁

This multiplication processing portion 24 multiplies a voltage value from the voltage control means by the sampling value Vrec(n) of a source voltage and the gain of the multiplication processing portion, to obtain a peak control target value Iref(n) of a current that flows in the switching element and to supply it to a second addition processing portion 25.例文帳に追加

この乗算処理部２４は電圧制御手段からの電圧値と電源電圧のサンプリング値Ｖrec(n)と乗算処理部のゲインを乗算し、スイッチ素子に流れる電流のピーク制御目標値Ｉref(n)を算出し、第２の加算処理部２５に供給する。 - 特許庁

A virtual object 350 corresponding to a model object is arranged, and the intersection P_n of the light directional straight line (light straight line) L_n of a light source passing each apex S_n (n is a positive integer) of the virtual object 350 and a topographic object 310 is determined.例文帳に追加

モデルオブジェクトに対応する仮想オブジェクト３５０を配置し、仮想オブジェクト３５０の各頂点Ｓ_ｎ（ｎは正の整数）を通る光源の光線方向の直線（光線直線）Ｌ_ｎと、地形オブジェクト３１０との交点Ｐ_ｎを求める。 - 特許庁

The semiconductor device 100 includes a semiconductor substrate SB, an n^- epitaxial layer EP, a p-type back gate region BG, an n^+ source region SR, an n-type drain region DR, a gate electrode GE, and an n-type high-density region HR.例文帳に追加

半導体装置１００は、半導体基板ＳＢと、ｎ^-エピタキシャル層ＥＰと、ｐ型バックゲート領域ＢＧと、ｎ^+ソース領域ＳＲと、ｎ型ドレイン領域ＤＲと、ゲート電極ＧＥと、ｎ型高濃度領域ＨＲとを備えている。 - 特許庁

Based on potential V_OUT+ of a non-inverting output terminal N_OUT+ and potential V_OUT- of an inverting output terminal N_OUT- of BTL amplifier 2, an erroneous connection state that N_OUT+ or N_OUT- is short-circuited to a power source V_CC, etc. is detected.例文帳に追加

ＢＴＬ増幅器２の非反転出力端子Ｎ_ＯＵＴ＋の電位Ｖ_ＯＵＴ＋及び反転出力端子Ｎ_ＯＵＴ−の電位Ｖ_ＯＵＴ−に基づいて、Ｎ_ＯＵＴ＋又はＮ_ＯＵＴ−が電源Ｖ_ＣＣ等に短絡した誤接続状態を検出する。 - 特許庁

In a surface layer in a fourth n region 5 as a first n region 2 as a drain drift region, a low-ON resistance region of high density connected a second n region 3 as a source region and a third n region 4 as a drain region is formed thin and long.例文帳に追加

ドレインドリフト領域である第１ｎ領域２の表面層に、ソース領域である第２ｎ領域３と、ドレイン領域である第３ｎ領域４とに接続する高濃度の低オン抵抗領域である第４ｎ領域５を細長形状に形成する。 - 特許庁

Then, the N+type source layer 13 that is exposed to the bottom face of the contact opening 25 and the N+type source layer 13 that is exposed to the recess section 16, and a source extraction electrode 17a that is connected to the P+type contact layer 14 by laying the electrode under the ground inside the contact opening 25 by its upper end and is extended are formed.例文帳に追加

次にコンタクト用開口２５の底面に露出するＮ＋型ソース層１３及びくぼみ部１６に露出するＮ＋型ソース層１３、Ｐ＋型コンタクト層１４に接続し、コンタクト用開口２５内をその上端まで埋設して延在するソース引き出し電極１７ａを形成する。 - 特許庁

A p-type first base region 2a and a p-type second base region 2b are formed on an upper surface of an n-type source region 4, a source electrode 5 is provided on a lower surface of the n-type source region 4, and a drain electrode 9 is formed on an upper surface of the p-type second base region 2b via an insulating film.例文帳に追加

ｎ型ソース領域４の上面にｐ型第１ベース領域２ａおよびｐ型第２ベース領域２ｂが形成され、該ｎ型ソース領域４の下面にソース電極５が設けられ、ｐ型第２ベース領域２ｂの上面に絶縁膜を介してドレイン電極９が形成されている。 - 特許庁

A drive electric power source device 36 has capacitors of which each has a capacity required for one light emission of the light source 38 by the number of patterns required for shape measurement(for example, n in the case of n-bit binary coding), and a charging power source such as a battery for charge of the capacitors.例文帳に追加

駆動電源装置３６は、ストロボ光源３８の発光１回分の容量のコンデンサを形状計測に必要なパターンの数（例えばｎビット２進コード化の場合ｎ個）だけ有し、それらコンデンサに充電する電池等の充電用電源を有する。 - 特許庁

A level shifter circuit and semiconductor apparatus inputs an input signal into a source region of N-channel type transistor, and a high-voltage power source is connected to a source area of P-channel transistor and connects a drain area to a drain area of the N-channel transistor.例文帳に追加

入力信号をｎチャネル型トランジスタのソース領域に入力し、ｐチャネル型トランジスタのソース領域に高電圧電源を接続し、ドレイン領域を該ｎチャネル型トランジスタのドレイン領域と接続した。 - 特許庁

The voltage supply circuit consists of a n-channel MOS transistor TR11 with low threshold voltage in which a drain is connected to the power source side and a p-channel MOS transistor TR12 in which a source is connected to a source of the n-channel MOS transistor TR11 and which supplies voltage vii from the drain to a load circuit.例文帳に追加

電源側にドレインが接続された低しきい値電圧のｎチャネルＭＯＳトランジスタＴＲ１１と、そのｎチャネルＭＯＳトランジスタＴＲ１１のソースとソースどうしが接続され、ドレインから負荷回路に電圧viiを供給するｐチャネルＭＯＳトランジスタＴＲ１２とからなる。 - 特許庁

Preferably, the power source means is provided with an n type MOS transistor in which a gate is electrically connected to the other end, and a predetermined voltage is applied to one of a source and a drain, and the output terminal outputs a voltage signal based on the potential of the other of the source and the drain of the n type MOS transistor.例文帳に追加

電源手段は、ゲートが他端に電気的に接続され、ソース又はドレインの一方に所定の電圧が供給されたｎ型ＭＯＳトランジスタを有し、出力端子は、ｎ型ＭＯＳトランジスタのソース又はドレインの他方の電位に基づいて電圧信号を出力することが好ましい。 - 特許庁

Thereby, the p^+ type layer 6 and a p type base region 3 are prevented from punching through under the n^+ type source region 4, and the withstand voltage between the drain and the source is secured regardless of the depth of the n^+ type source region 4.例文帳に追加

このため、ｎ^+型ソース領域４の下方においてｐ^+型層６およびｐ型ベース領域３がパンチスルーしてしまうことを防止でき、ｎ^+型ソース領域４の深さに関係なくドレイン−ソース間の耐圧を確保することが可能となる。 - 特許庁

The control portion 105 acting as a head source power supply portion calculates heat amount Q_P which a heat source 104 should give the battery 101 by subtracting the heat amount Q_A from the heat amount Q_N, and supplies corresponding power from a DDC 106 to the heat source 104.例文帳に追加

熱源電力供給部として動作する制御部１０５は、熱量Ｑ_N からＱ_A を減算することにより、熱源１０４から電池１０１に与えるべき熱量Ｑ_P を算出し、対応する電力をＤＤＣ１０６から熱源１０４に供給する。 - 特許庁

If an acknowledgement from a destination node N is not received, after a source node N on the root transmits communication data, to the adjacent node when the communication data is transmitted using the selected root, an evaluation value modification means 15 increases the link cost with the destination node N, in an adjacent node table Tb1 of the source node N.例文帳に追加

選択されたルートを用いて通信データを伝送する際に、ルート上のノードＮが隣接ノードに通信データを送信した後に送信先のノードＮからの肯定応答を受信しなかった場合、評価値修正手段１５が送信元のノードＮの隣接ノードテーブルＴｂ１において送信先のノードＮとのノード間のリンクコストを大きくする。 - 特許庁

The manufacturing method includes a step to form a semiconductor film 3 made of amorphous Si wherein an impurity P (phosphorus) is introduced in high-concentration n^+ source area 3a and n^+ drain area 3b, and a step to disperse the impurity in an area wherein low-concentration n^- source area 3d and n^- drain area 3e are formed.例文帳に追加

この半導体装置の製造方法は、高濃度のｎ^+ソース領域３ａおよびｎ^+ドレイン領域３ｂに不純物Ｐ（リン）が導入された非晶質Ｓｉからなる半導体膜３を形成する工程と、その後、不純物を低濃度のｎ^-ソース領域３ｄおよびｎ^-ドレイン領域３ｅが形成される領域側に拡散させる工程とを備える。 - 特許庁

On the surface layer of one main side of a P-type SiC substrate 10, a P^+-type SiC region 20, an N^+-type SiC source region 30, and both N-type SiC drain region 40 and N^+-type SiC drain region 50, located away from the P^+-type SiC region 20 and the N^+-type SiC source region 30, are formed.例文帳に追加

Ｐ型ＳｉＣ基板１０の一主面側の表層にＰ＋型ＳｉＣ領域２０と、Ｎ＋型ＳｉＣソース領域３０と、Ｐ＋型ＳｉＣ領域２０及びＮ＋型ＳｉＣソース領域３０から離隔してＮ型ＳｉＣドレイン領域４０とＮ＋型ＳｉＣドレイン領域５０がそれぞれ形成されている。 - 特許庁

The semiconductor device 100 has, on a silicon substrate 110, an N well source region 170 and an N well drain region 160 formed apart from each other, and a gate electrode 130 provided while a gate insulating film 131 formed from above the N well source region 170 toward on the N well drain region 160 is interposed therebetween.例文帳に追加

半導体装置１００は、シリコン基板１１０上に、離間して形成されたＮウェルソース領域１７０およびＮウェルドレイン領域１６０と、Ｎウェルソース領域１７０上からＮウェルドレイン領域１６０上にわたって形成されたゲート絶縁膜１３１を介して設けられたゲート電極１３０と、を備えている。 - 特許庁

When the light source data are not available (N in S2), the input of the light source data is received by a light source data input part (step S4), the light source data storage part stores them in a storage device (step S5) and the light source data are read (step S3).例文帳に追加

光源データが用意されていない場合には（ステップＳ２のＮ）、光源データ入力部で光源データの入力を受け付け（ステップＳ４）、光源データ保存部が記憶装置に記憶し（ステップＳ５）、その光源データを読み込む（ステップＳ３）。 - 特許庁

The control device starts a first heat source machine, also starts a second heat source machine other than the first machine after the first heat source machine is started, and controls a starting interval t until the second heat source machine is started after the first heat source machine is started, to be t≥T/N.例文帳に追加

制御装置は、第１の熱源機を始動させ、第１の熱源機を始動させた後に第１の熱源機とは別の第２の熱源機を始動させ、第１の熱源機を始動させてから第２の熱源機を始動させるまでの始動間隔ｔを、ｔ≧Ｔ／Ｎとする制御を行う。 - 特許庁

The method for manufacturing the desulfurizing agent having the above composition comprises: a first step of heating and melting a raw composition principally consisting of the CaO source, the Al_2O_3 source, the BaO source, the REO_n source, and the MgO source, and quenching it; and a second step of pulverizing or smashing the provided solid solution.例文帳に追加

この製造方法は、ＣａＯ源、Ａｌ_2 Ｏ_3 源、ＢａＯ源、ＲＥＯ_n 源、ＭｇＯ源を主体とする原料組成物を加熱溶融して急冷処理を行う第１工程と、得られた固溶体を破砕及び粉砕のいずれか１の処理をして、前記した成分を有する脱硫剤を製造する第２工程とを有する。 - 特許庁

For the second n-type thin-film transistor N2, its source electrode is connected to the second end of the second capacitor C2, its source electrode to the first reference voltage source YVDD, and its drain electrode to the second end of the first capacitor C1.例文帳に追加

第２のＮ型薄膜トランジスタＮ２は、そのゲート電極を第２キャパシタＣ２の第２端に、ソース電極を第１基準電圧源ＹＶＤＤに、ドレイン電極を第１キャパシタＣ１の第２端にそれぞれ接続する。 - 特許庁