「N-source」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The N-type source region 4 is provided with only a high impurity concentration region (N+ area) with an impurity concentration of 1×1019-1×1020/cm3 which is formed on both sides of the N-type drain region 3.例文帳に追加

また、Ｎ型ソース領域４は、Ｎ型ドレイン領域３の両側に形成された不純物濃度が１×１０^１９〜１×１０^２０／ｃｍ^３の高不純物濃度領域（Ｎ^＋領域）４Ａのみから構成されている。 - 特許庁

This procedure avoids increase in leakage current between the source and the drain caused by rediffusion in the n+ diffusion layer.例文帳に追加

さらに、本発明の半導体装置の製造方法は、トレンチ溝を形成し前記トレンチ溝にゲート電極形成後にソースとなるN＋拡散層を形成しているため、N＋拡散層の再拡散によるソース及びドレイン間リーク電流が増大しない。 - 特許庁

An n-type drain region 7 and an n-type source region 8 are provided in the n-type drift region 3 and the p-type body region 4 respectively, so as to sandwich a portion of the gate electrode 6.例文帳に追加

このゲート電極６の一部を挟んでｎ型ドリフト領域３内及びｐ型ボディ領域４内にそれぞれ、ｎ型ドレイン領域７及びｎ型ソース領域８が設けられる。 - 特許庁

A gate electrode is positioned via a gate insulation film on the p-type base, held between the n-type source layer and the n-type drain layer, and a drain electrode is formed on the surface of the p-type anode layer and the n-type drain layer.例文帳に追加

ｎ型ソース層とｎ型ドレイン層の間に挟まれたｐ型ベース上にゲート絶縁膜を介してゲート電極が位置し、ｐ型アノード層とｎ型ドレイン層の表面にドレイン電極が形成される。 - 特許庁

A channel formation region 12 in stripe structure of which a planar shape is band-like, an n^+-source region 13, an n^+-drain region 20, and a gate electrode, are formed on a top layer of n well layers on a semiconductor substrate.例文帳に追加

半導体基板でのＮウェル層の表層部に、平面形状が帯状をなすストライプ構造のチャネル形成領域１２、Ｎ^＋ソース領域１３、Ｎ^＋ドレイン領域２０、ゲート電極が形成されている。 - 特許庁

On this cathode film 24, a portion in contact with the n^--single crystal silicon substrate 29 is formed as a high-density n^+ buffer region 25, a p-base region 27 is formed next to this buffer region and an n^+ source region 26 is further formed next to this base region.例文帳に追加

このカソード膜２４において、ｎ^-単結晶シリコン基板２９と接触する部分が高濃度のｎ^+バッファ領域２５となり、その隣にｐベース領域２７を形成し、さらにその隣にｎ^+ソース領域２６を形成する。 - 特許庁

A MOS transistor is equipped with an n^+-source region 7, an n^+-drain region 8, and a gate electrode 6, and a p-type diffusion region 14 of an n-channel stopper is arranged around the MOS transistor.例文帳に追加

Ｎ＋ソース領域７、Ｎ＋ドレイン領域８、ゲート電極６を備えたＭＯＳトランジスタ周辺にＮチャネルストッパのＰ型拡散領域１４が配置される。 - 特許庁

Then, a heat treatment for drive diffusion is performed at the same time to form a p- base region 5, an n- source region 6, an n- drain region, 7, and n- regions 8, 9 (sec FIG. (b)).例文帳に追加

その後で、ドライブ拡散するための熱処理を同時に行い、ｐ^-ベース領域５とｎ^- ソース領域、ｎ^- ドレイン領域７、ｎ^- 領域８、９を同時に形成する（同図（ｂ））。 - 特許庁

The DMOS transistor contains an n^+ diffusion layer 21d as a source, a p-type diffusion layer 17e as a back gate region, and an n-type diffusion layer 67 in a low concentration as a drain and an n^+ diffusion layer 21e in a high concentration.例文帳に追加

ＤＭＯＳトランジスタは、ソースとなるｎ^＋拡散層２１ｄと、バックゲート領域となるｐ型拡散層１７ｅと、ドレインとなる低濃度のｎ型拡散層６７および高濃度のｎ^＋拡散層２１ｅとを含む。 - 特許庁

P base regions 20 and 21, an n^+-source region 22, and an n^+-drain region 25 are formed on a surface portion on a principal plane 3a of an n^--silicon layer 3.例文帳に追加

Ｎ^-シリコン層３における主表面３ａでの表層部にＰベース領域２０，２１とＮ^+ソース領域２２とＮ^+ドレイン領域２５が形成されている。 - 特許庁

At the time of connecting an n-type polycrystalline silicon film(storage node electrode) 12 through an n-type polycrystalline silicon film 15 to an n-type source/drain diffusion layer 23 of an MOS transistor, a WSiN layer 14 is interposed between the n-type polycrystalline silicon film 15 and the n-type source/drain diffusion layer 23.例文帳に追加

ｎ型多結晶シリコン膜（ストレージノード電極）１２をｎ型多結晶シリコン膜１５を介してＭＯＳトランジスタのｎ型ソース／ドレイン拡散層２３に接続させる際に、ｎ型多結晶シリコン膜１５とｎ型ソース／ドレイン拡散層２３との間にＷＳｉＮ層１４を介在させる。 - 特許庁

A lamination structure from the n-type AlGaN drain layer 3 to the n-type GaN source layer 6 is etched from the n-type GaN source layer 6 to a depth where the n-type AlGaN drain layer 3 is exposed so that the section becomes nearly rectangular, the drain and source electrodes 8, 7 are manufactured, and electrode annealing treatment is performed.例文帳に追加

ｎ型ＡｌＧａＮドレイン層３〜ｎ型ＧａＮソース層６に至る積層構造を、断面がほぼ矩形となるようにｎ型ＧａＮ層ソース層６からｎ型ＡｌＧａＮドレイン層３が露出する深さまでエッチングして、ドレイン電極８とソース電極７とを作製し、電極アニール処理を行う。 - 特許庁

(source) command, it causes the shell to stop executing that script and return either n or the exit status of the last command executed within the script as the exit status of the script. 例文帳に追加

(source) コマンドによるスクリプトの実行中である場合、シェルはそのスクリプトの実行を止め、nまたはスクリプト内で最後に実行されたコマンドの終了ステータスをスクリプトの終了ステータスとして返します。 - JM

Thus, the N+ source drain regions 9 are not formed below the dummy gate electrode 20 and the widths of the N+ source drain regions 9 become narrow and the conductance of the access transistor drops.例文帳に追加

その結果、ダミーゲート電極２０の下方にはＮ＋ソースドレイン領域９は形成されずＮ＋ソースドレイン領域９の幅が狭くなり、アクセストランジスタのコンダクタンスは低下する。 - 特許庁

The second threshold voltage defined between the gate electrode and N-type source/drain region 5 is larger than the first threshold voltage defined between the gate electrode and the N-type source/drain region 4 in the MISFET.例文帳に追加

ＭＩＳＦＥＴにおけるゲート電極とＮ型ソース・ドレイン領域５との間で規定される第２の閾値電圧は、ゲート電極とＮ型ソース・ドレイン領域４との間で規定される第１の閾値電圧よりも大きい。 - 特許庁

The light source device includes (n) (wherein n is an integer of 2 or above) first semiconductor light sources emitting light in the same wavelength range and a light source control means for controlling the first semiconductor light sources.例文帳に追加

光源装置は、同一の波長範囲の光を発するｎ個（ｎは、２以上の整数）の第１半導体光源と、第１半導体光源を制御する光源制御手段とを備える。 - 特許庁

In this way, B using the boron compound as a source and N using the nitriding gas as a source respectively diffuse into the raw material steel to obtain a steel material containing B and N.例文帳に追加

これにより、ホウ素化合物を源とするＢと窒化ガスを源とするＮとが原料鋼にそれぞれ拡散してＢおよびＮを含有する鋼材料が得られるに至る。 - 特許庁

An N^+-type source and drain regions 22, 24 and an N^--type source and drain regions 26, 28 are formed by doping impurity ions via the film 14 through the layer 18A.例文帳に追加

層１８Ａを貫通するように膜１４を介して不純物をイオン注入してＮ^＋型ソース，ドレイン領域２２，２４及びＮ^−型ソース，ドレイン領域２６，２８を形成する。 - 特許庁

Then, the supply of the material source of O is stopped, and the material source of the n-type dopant Ga is supplied additionally, thus doping the p- and n-type dopant in the semiconductor layer as a p-type ZnO layer 2a (b).例文帳に追加

そして、Ｏの材料源の供給を止め、ｎ形ドーパントであるＧａの材料源をさらに供給することによりｐ形ドーパントおよびｎ形ドーパントを前記半導体層にドーピングし、ｐ形ＺｎＯ層２ａとする（ｂ）。 - 特許庁

Since the source electrode 6 is in ohmic contact with the buffer layer 2, the buffer layer 2 made of an n-GaN layer can be made to have the same potential as the source electrode 6.例文帳に追加

ソース電極６がバッファ層２とオーミック接触しているので、n-GaN層から成るバッファ層２をソース電極６と同電位にすることができる。 - 特許庁

A current value of a first stage current source 631 is copied by the current mirror circuit on N pieces (N: an arbitrary integer) of a second stage current source 632.例文帳に追加

第１段の電流源６３１の電流値は、Ｎ個（ただし、Ｎは任意の整数）の第２段電流源６３２にカレントミラー回路によりコピーされる。 - 特許庁

The semiconductor layer (3) comprises an N-type source region (4), an N-type drain region (6) and a P-type body region (5) arranged between the source region (4) and the drain region (6).例文帳に追加

半導体層（３）は、Ｎ型であるソース領域（４）と、Ｎ型であるドレイン領域（６）と、ソース領域（４）とドレイン領域（６）との間に介設され、Ｐ型であるボディ領域（５）とを含む。 - 特許庁

A source electrode 9 is electrically connected to the n-type silicon carbide source layer 5 and to the p-type silicon carbide base layer 3, and the drain electrode 10 is provided on the rear surface of the n-type silicon carbide substrate 1.例文帳に追加

ソース電極９は、ｎ型炭化珪素ソース層５、および、ｐ型炭化珪素ベース層３に電気的に接続して設けられ、ドレイン電極１０は、ｎ型炭化珪素基板１裏面に設けられる。 - 特許庁

At the surface layer part of the epitaxial layer 3, an N^+ type source region 9 and a body contact region 10 which penetrates the center part of the N^+ type source region 9 along the layer thickness are formed between mutually adjacent trenches 6.例文帳に追加

エピタキシャル層３の表層部には、互いに隣り合うトレンチ６間において、Ｎ^+型のソース領域９、およびソース領域９の中央部を層厚方向に貫通するボディコンタクト領域１０が形成されている。 - 特許庁

The source region 116 and drain region 117 of an N-channel MOS transistor 110 are set lower in impurity concentration than the source/drain region of an N-channel MOS transistor 160.例文帳に追加

保護回路を構成するｎチャネルＭＯＳトランジスタ１１０のソース領域１１６とドレイン領域１１７のｎ形の不純物濃度を、ｎチャネルＭＯＳトランジスタ１６０のソース・ドレイン不純物濃度より低くする。 - 特許庁

Consequently, the n-channel type horizontal MOSFET 100 having the large breakdown voltage at the drain-source junction and reduced in drain-source coupling capacitance can be materialized.例文帳に追加

したがって、ドレイン−ソース間耐圧が大きく、ドレイン−ソース間容量が低減されたNチャネル型横型ＭＯＳＦＥＴ１００を実現できる。 - 特許庁

A semiconductor switch is provided with resistors 31 and 32 respectively connected to a source 21 and a drain 22 in an n-type MOSFET 1a having the source and the drain, which is an n-type diffusion layer formed in a P well.例文帳に追加

半導体スイッチは、Ｐウェルに形成されるｎ型拡散層であるソース及びドレインを有するｎ型ＭＯＳＦＥＴ１ａにおいて、ソース２１及びドレイン２２のそれぞれに接続された抵抗３１、３２を有する。 - 特許庁

Moreover, the gate electrodes of a P-channel MOSFET and an N-channel MOSFET are formed, by using the source/drain forming mask of the P-channel MOSFET and the source/drain forming mask of the N-channel MOSFET respectively.例文帳に追加

さらに、Ｐチャネル型ＭＯＳＦＥＴとＮチャネル型ＭＯＳＦＥＴのゲート電極を、ＰチャネルＭＯＳＦＥＴのソースドレイン形成マスク、ＮチャネルＭＯＳＦＥＴのソースドレイン形成マスクを用いて形成している。 - 特許庁

In the groups G_N, all output terminals OUT are connected to a drain source line DSL that is not connected to the input terminal IN in such manner that the drain source line DSL is not shared with other output terminal OUT.例文帳に追加

各グループＧ_Nにおいて、全ての出力端子ＯＵＴが入力端子ＩＮに非接続のドレインソース線ＤＳＬに、他の出力端子ＯＵＴと非共有で接続されている。 - 特許庁

Thus, it is not necessary to form the P+ type contact layer 17 on a surface of the P type base layer 13 in parallel to the N+ type source layer 18, and the N+ type source layer 18 can be narrowed.例文帳に追加

これによりＰ型ベース層１３の表面にＮ＋型ソース層１８と並列にＰ＋型コンタクト層１７を形成する必要がなくなりＮ＋型ソース層１８の幅を狭くできる。 - 特許庁

A first gate electrode 5a is formed in each of a pair of trenches 3 holding the N^+-type first source layer 7 therebetween, and a second gate electrode 5b is formed in each of a pair of trenches 3 holding the N^+-type second source layer 9 therebetween.例文帳に追加

Ｎ＋型第１ソース層７を挟む１対のトレンチ３のそれぞれに第１ゲート電極５ａ、Ｎ＋型第２ソース層９を挟む１対のトレンチ３のそれぞれに第２ゲート電極５ｂを形成する。 - 特許庁

Further, a p+-type region is formed without direct contact with the n+-type source between the isolated n+-type source regions to be contacted with a p-type gate provided in parallel at both sides of each channel.例文帳に追加

さらには各チャネルの両側に平行して設けられるｐゲートへは、分離されたｎ+ソース領域間に、ｎ+ソースとは直接接することなくｐ+領域を形成することによりコンタクトする。 - 特許庁

The diffusion region 6b of a first source-drain 6 comprises an n^+ type layer and the diffusion region 7b of a second source-drain 7 comprises an n^- type layer.例文帳に追加

第１のソース／ドレイン６の拡張領域６ｂはｎ^+型層により、第２のソース／ドレイン７の拡張領域７ｂはｎ^-型層により構成される。 - 特許庁

When a power source voltage VCC is equal to or higher than a voltage VI_/O at an end of the I/O circuit, a voltage of the N-well of the transistor M1 is clamped at the power source voltage VCC.例文帳に追加

電源電圧Vccが入力/出力回路端の電圧V_I/O以上の場合に、トランジスタＭ1のNウエルの電圧が電源電圧Vccにクランプされる。 - 特許庁

A semiconductor device comprises, for example, semiconductor layers DF2(n) and DF1(n^+) and a contact layer CNTd for a drain, a semiconductor region DFA and a contact layer for a source, and a gate layer GT arranged between the source and the drain.例文帳に追加

例えば、ドレイン用の半導体層ＤＦ２（ｎ），ＤＦ１（ｎ^＋）およびコンタクト層ＣＮＴｄと、ソース用の半導体領域ＤＦＡおよびコンタクト層と、ソース・ドレイン間に配置されるゲート層ＧＴとを備える。 - 特許庁

A gate oxide film 9 and a gate polysilicon film 10 are formed successively, and a sidewall 11 is used for simultaneously forming an n-source/drain region 12 and an n-well region 13, and p-source/drain regions 14 and 15.例文帳に追加

次に、ゲート酸化膜９、ゲートポリシリコン膜１０を順次形成後、サイドウォール１１を用いてｎソース／ドレイン領域１２とｎウェル領域１３、ｐソース／ドレイン領域１４と１５をそれぞれ同時に形成する。 - 特許庁

The source node of the p-type channel FET (42) is jointed to the drain node of the n-type channel FET (40), and the drain node of the p-type channel FET (42) is jointed to the source node of the n-type channel FET (40).例文帳に追加

ｐチャネルＦＥＴ（４２）のソースノードはｎチャネルＦＥＴ（４０）のドレインノードに結合され、ｐチャネルＦＥＴ（４２）のドレインノードはｎチャネルＦＥＴ（４０）のソースノードに結合される。 - 特許庁

An HVN(high voltage n)-ion implantation is conducted to only the floating diffusion region, the bit line diffusion region and is not applied to the common source region, and an LVN(low voltage n)-ion implantation also is not applied to the common source region.例文帳に追加

ＨＶＮ−イオン注入をフローティング接合領域およびビットライン接合領域にのみ実施して共通ソース領域には実施せず、ＬＶＮ−イオン注入も共通ソース領域には適用しない。 - 特許庁

Together with that, the selection control circuits 13a and 13b connect a current source 14b to the vertical signal line VSL(n) and connect a current source 14a to the vertical signal line VSL(n+1).例文帳に追加

これと共に、選択制御回路１３ａ、１３ｂは、電流源１４ｂを垂直信号線ＶＳＬ（ｎ）に接続し、電流源１４ａを垂直信号線ＶＳＬ（ｎ＋１）に接続する。 - 特許庁

A groove 13a which is deeper than the bottom surface of n^+-type source region 14 is formed in the surface region of p-type channel region 13, and a step 13b is formed on the groove 13a side of the n^+-type source region 14.例文帳に追加

また、Ｐ型チャネル領域１３の表面領域にはＮ^＋型ソース領域１４の底面よりも深い溝部１３ａが形成され、Ｎ^＋型ソース領域１４の溝部１３ａ側には段差部１３ｂが形成されている。 - 特許庁

The junction of the P-type drain 7a to the adjacent N-type source 5b thereto is kept reverse biased at all times, to separate the P-type drain 7a and the N-type source 5b from each other.例文帳に追加

隣り合うＰ型ドレイン７ａ及びＮ型ソース５ｂの接合を常に逆バイアスを保つことにより、Ｐ型ドレイン７ａ及びＮ型ソース５ｂを分離する。 - 特許庁

An N-type source region 12s, an N-type drain region 12d, a source side LDD region 7s and a drain side LDD region 7d are provided in the surface of a P-type well 2 and a gate electrode 5 is provided on the surface of a well 2.例文帳に追加

Ｐ型ウエル２の表面に、Ｎ型ソース領域１２ｓ、Ｎ型ドレイン領域１２ｄと、ソース側ＬＤＤ領域７ｓ、ドレイン側ＬＤＤ領域７ｄと、ゲート電極５を備える。 - 特許庁

The conductive type impurity region, which faces a contact 16 communicated to a source line 17a, and in contact with a source side n- impurity region 6, is programmed to a p-type or n-type according to the contents of stored data.例文帳に追加

ソース側のｎ−不純物領域６と接し、ソース線１７ａにつながるコンタクト１６と面した不純物領域の導電型が、記憶データの内容に応じてｐ型またはｎ型にプログラムされる。 - 特許庁

With such a pattern, the breakdown voltage in a case where the first n source region 12 is made to have high potential can be made higher than that of a case where the second n source region 14 is made to have high potential.例文帳に追加

このパターンにすることで、第１ｎソース領域１２を高電位にした場合に第２ｎソース領域１４を高電位にする場合より高耐圧にできる。 - 特許庁

The plane pattern of each trench 3 is made to be a closed curve, a first n source region 12 surrounded by the trench 3 is made to be a straight-shaped island, a plurality of straight-shaped islands are formed, and a second n source region 14 is formed on the outside of these islands.例文帳に追加

トレンチ３の平面パターンを閉曲線とし、トレンチ３で囲まれる第１ｎソース領域１２を直線状の島にして、この島を複数個形成し、その外側に第２ｎソース領域１４を形成する。 - 特許庁