「N-source」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A pair of P+ type gate layers 2a and 2b is formed on the surface of the N type epitaxial layer 6 so as to surround the N+ type source layer 3.例文帳に追加

前記Ｎ型エピタキシャル層６の表面に前記Ｎ＋型ソース層３を取り囲んで１対のＰ＋型ゲート層２ａ、２ｂを形成する。 - 特許庁

A transistor 10 is provided, in the surface layer of a p-type nitride semiconductor layer 6, with an n-type source region 18 and an n-type drain region 12.例文帳に追加

トランジスタ１０は、ｐ型窒化物半導体層６の表層部にｎ型のソース領域１８とｎ型のドレイン領域１２を備えている。 - 特許庁

The source region 15 and the drain region 17 are formed spaced apart from each other in the n-type layer 13, and the conductive type of the regions is n type.例文帳に追加

ソース領域１５およびドレイン領域１７は、ｎ型層１３において、互いに間隔を隔てて形成され、導電型がｎ型である。 - 特許庁

Then, a switch 12 connects a source line S_n+1 to wiring 5 for setting a potential V_p or wiring 6 for setting a potential V_n.例文帳に追加

このとき、スイッチ１２は、ソースラインＳ_ｎ＋１をＶ_ｐ設定用配線５またはＶ_ｎ設定用配線６に接続させる。 - 特許庁

In the top face of the p well 131, an n^+-type drain region 137 and an n^+-type source region 133 are formed.例文帳に追加

ｐウェル１３１の上面内に、ｎ^+型ドレイン領域１３７及びｎ^+型ソース領域１３３が形成されている。 - 特許庁

On the surface layer of the main surface of the p-type SiC substrate 1, an n^+ source region 2 and an n^+ drain region 3 are formed away from each other.例文帳に追加

ｐ型ＳｉＣ基板１の主表面での表層部にはｎ^+ソース領域２とｎ^+ドレイン領域３が離間して形成されている。 - 特許庁

On the surface of well 3, a p-type diffusion layer 6 as well as a source 4 and a drain 5 of the n-type diffusion layer are formed.例文帳に追加

ウエル3の表面には、p型の拡散層6と、n型の拡散層のソース4及びドレイン5とが形成されている。 - 特許庁

A drain of the N-MOS switch 21 is connected to an output Vout line 30, and a source of the N-MOS switch 31 is grounded.例文帳に追加

Ｎ−ＭＯＳスイッチ２１のドレインは出力Ｖ_out線３０に接続されＮ−ＭＯＳスイッチ３１のソースは接地される。 - 特許庁

The N--type layer 5 and a source 10 are nearly identical in depth and the N+-type layer 4, and the body region 9 are nearly identical in depth.例文帳に追加

Ｎ^-層５は、ソース１０とほぼ同じ深さであり、Ｎ^+型層４は、Ｐボディ領域９とほぼ同じ深さである。 - 特許庁

This power source circuit 1a is the boosting circuit boosting peak values VB of input pulses to (n) times (n is an integer of two or more).例文帳に追加

この電源回路１ａは入力パルスの波高値ＶＢをｎ倍（ｎは２以上の整数）に昇圧する昇圧回路である。 - 特許庁

An n-type source region 105 is formed on the surface part of the p-type silicon substrate 100 away from the n-type drift region 101.例文帳に追加

ｐ型シリコン基板１００の表面部にｎ型ソース領域１０５がｎ型ドリフト領域１０１から離隔して形成されている。 - 特許庁

A second trench 8 is formed to be in contact with the n^+-type source region 7, and reach the n^--type drift layer 3.例文帳に追加

第２トレンチ８は、ｎ^+型ソース領域７に接し、ｎ^-型ドリフト層３に達するように設けられている。 - 特許庁

The overvoltage protection circuit 63 includes an N-channel JFET 70 having the drain, the gate and the source and a pull-down resistor 71.例文帳に追加

過電圧保護回路６３は、ドレイン、ゲート及びソースを有するNチャンネルJFET７０と、プルダウン抵抗７１とを備える。 - 特許庁

P-well regions 3 and n^+ source regions 4 are selectively provided in a surface layer of an n^- drift region 2.例文帳に追加

ｎ^-ドリフト領域２の表面層には、ｐウェル領域３およびｎ^+ソース領域４が選択的に設けられている。 - 特許庁

Trenches 6 that contact the n^+ source region 4, and penetrate the p-well regions 3 to reach the n^- drift region 2 are provided.例文帳に追加

また、ｎ^+ソース領域４に接し、かつｐウェル領域３を貫通し、ｎ^-ドリフト領域２に達するトレンチ６が設けられている。 - 特許庁

Thereafter, the control means controls a drive source so that the image carrier is driven intermittently N number of times (N is a natural number of 2 or greater).例文帳に追加

その後、制御手段は、画像担持体をＮ（Ｎは２以上の自然数）回にわたり間欠的に駆動するよう駆動源を制御する。 - 特許庁

In the base region, an N-type emitter/source region 206 is formed separately from the N-type region 202.例文帳に追加

ベース領域内にはＮ型領域２０２と離隔してＮ型のエミッタ／ソース領域２０６が形成されている。 - 特許庁

A signal characteristic control part 336 corrects frequency characteristics of the sound source signal X(n) in accordance with the correction pattern P(S).例文帳に追加

そして、信号特性制御部３３６は、補正パターンP(S)にしたがって、音源信号X(n)の周波数特性を補正するようにしたものである。 - 特許庁

In respective groups G_N, all input terminals IN are connected to a common drain source line DSL.例文帳に追加

各グループＧ_Nにおいて、全ての入力端子ＩＮが共通のドレインソース線ＤＳＬに接続されている。 - 特許庁

The first to n-th filters perform enhancement or attenuation, respectively, based on the directions of sound source of the first to n-th bands.例文帳に追加

第１〜第ｎのフィルタのそれぞれは、第１〜第ｎの帯域の音源方向に基づいて強調又は減衰を行う。 - 特許庁

In the device, a current injection is performed into its gain region 30 by a constant-current source 28 via an n-side common electrode 12, and a p-side electrode 24 of the gain region.例文帳に追加

利得領域30には、n側共通電極12と利得領域のp側電極24とを介して定電流源28によって電流注入がなされる。 - 特許庁

Source 60 and drain 70 of LDD structure have an asymmetric structure and impurity concentration of an N^- layer 63 is set higher than that of an N^-- layer 73.例文帳に追加

ＬＤＤ構造のソース６０及びドレイン７０を非対称構造にし、Ｎ^-層６３の不純物濃度をＮ^--層７３よりも高くする。 - 特許庁

The n-type source region 120 and an n-type emitter region 210 are so formed as to be separated from each other in structure.例文帳に追加

ｎ型ソース領域１２０とｎ型エミッタ領域２１０とは、構造的に分離して形成されている。 - 特許庁

The symbols a_1-a_n (n is integer four or more) expresses respectively current source cells which are composed of MOS transistors etc. to output constant currents.例文帳に追加

ａ_１、ａ_２、・・・ａ_ｎ（ｎは４以上の整数）は、それぞれＭＯＳトランジスタ等で構成されて定電流を出力する電流源セルを表す。 - 特許庁

The P-channel MOS transistor M4 is connected to the N-channel MOS transistor M5 in series via a current source Q11.例文帳に追加

PチャネルMOSトランジスタM4とNチャネルMOSトランジスタM5は、電流源Q11を介して直列に接続されている。 - 特許庁

The N/M frequency divider circuit 72 generates the pulses of the lock clock 73 for N pieces within a period capable of obtaining the M pieces of the pulses from the source clock 71.例文帳に追加

Ｎ／Ｍ分周回路は、原クロック７１からＭ個のパルスが得られる期間内に、Ｎ個分のローカルクロック７３のパルスを生成する。 - 特許庁

The n-type impurities are made to diffuse from the glass film 29 to the p-base region 24, and an n^+ source region 25 is formed in a self aligned manner.例文帳に追加

ガラス膜２９からｐベース領域２４へｎ型不純物を拡散させて、ｎ^+ソース領域２５をセルフアラインで形成する。 - 特許庁

A P-type body layer 6 is formed on a surface of an N-type drift layer 2, and an N+type source layer 7 is formed on a surface of the P-type body layer 6.例文帳に追加

Ｎ型ドリフト層２の表面にＰ型ボディ層６を形成し、該Ｐ型ボディ層６の表面にＮ＋型ソース層７を形成する。 - 特許庁

Into the gain region, a current is injected from a constant current source 36 via an n-side common electrode 26 and a p-side electrode 22 of the gain region.例文帳に追加

利得領域には、n側共通電極26と利得領域のp側電極22とを介して定電流源36によって電流注入がなされる。 - 特許庁

The source S and drain D have a lightly doped extension region (N^- region 151) and a heavily doped region (N^+ region 152), respectively.例文帳に追加

ソースＳ、ドレインＤは、それぞれ低濃度エクステンション領域（Ｎ^−領域１５１）、高濃度領域（Ｎ^＋領域１５２）を有する。 - 特許庁

The number of teeth is set to 2n×P (n; the number n of phases of an external power source, P; the number P of magnetic poles of the V-shaped permanent magnets).例文帳に追加

ティース数は、２×外部電源の相数ｎ×Ｖ字永久磁石の磁極数Ｐに設定される。 - 特許庁

To switch a connection request source and a destination at a ratio of m:n (m>n) in the case of conducting communication by connecting an ISDN terminal to a leased line.例文帳に追加

専用線にＩＳＤＮ端末機を接続して通信を行う場合、接続要求元と相手先をｍ：ｎ（ｍ＞ｎ）で切り替える。 - 特許庁

The body potential Vbody-n is applied to a source region so that the body region becomes reverse biased or zero biased according to an input signal VBODYIN.例文帳に追加

ボディ電位Vbody_nは、入力信号Ｖ__BODYINに応じて、ソース領域に対してボディ領域が逆バイアス、または、ゼロバイアスとなるように印加される。 - 特許庁

An n^+ gate contact region and an n^+ source region are formed simultaneously, and the impurity distribution of them are set to be identical.例文帳に追加

また、ｎ^＋ゲートコンタクト領域とｎ^＋ソース領域を同時に形成し、両者の不純物分布を同一とする。 - 特許庁

A cathode of a light receiving element 11 is connected to a source of an N-MOS switch 21 and a drain of an N-MOS switch 31, and an anode is grounded.例文帳に追加

受光素子１１のカソードはＮ−ＭＯＳスイッチ２１のソース、Ｎ−ＭＯＳスイッチ３１のドレインに接続されアノードは接地される。 - 特許庁

Common source line electrode layers 14 extend perpendicular to the diffusion layer forming region F on the plurality of n+ type source diffusion layers 8 and are in contact with the respective n+ type source diffusion layers 8.例文帳に追加

そして、複数のｎ＋型ソース拡散層８上には、拡散層形成領域Ｆに直交して、共通ソースライン電極層１４が延びており、各ｎ＋型ソース拡散層８にコンタクトしている。 - 特許庁

An arithmetic processing part sets an initial value '1' in a variable (n) (step S31) and selects the n-th source of a source selection table, defining an audio source being a switch object and its order (step S32).例文帳に追加

演算処理部は、変数ｎに初期値の「１」をセットし（ステップＳ３１）、切り換え対象となるオーディオソース及びその順序を規定するソース選択テーブルのｎ番目のソースに切り換える（ステップＳ３２）。 - 特許庁

Thus, outer diffusion in the part which is brought into contact with the source electrode 10 can be reduced in the n+-type source regions 4 and the contact resistance of the n+-type source regions 4 can be prevented from becoming high.例文帳に追加

これにより、ｎ^+ 型ソース領域４のうち、ソース電極１０と接触する部分における外部拡散を少なくでき、ｎ^+ 型ソース領域４のコンタクト抵抗が高くならないようにできる。 - 特許庁

In an output buffer circuit 31, the source of a P-channel MOS transistor M4 is connected to the gate of an N-channel MOS transistor M6 in a push-pull circuit 15, and the N-channel MOS transistor M6 is driven by an output from the source of the P-channel MOS transistor M4.例文帳に追加

出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。 - 特許庁

Moreover, when N is defined as the number of output signals and the impedance of the Nth power source wiring as RLO and also (n) is defined as an arbitrary number from 1 to N, the impedance RLn of the nth power source wiring is set to be RLn=RLO/{N-(n-1)}.例文帳に追加

また、Ｎを出力信号数としてＮ番目の電源配線のインピーダンスをＲＬＯとし、かつｎを１からＮまでの任意の数として、ｎ番目の電源配線のインピーダンスＲＬｎを、ＲＬｎ＝ＲＬＯ／｛Ｎ−（ｎ−１）｝と設定する。 - 特許庁

A compound semiconductor device 100 is equipped with an N+-GaAs drain layer 12, an N+-GaAs buffer layer 14, an N-GaAs channel layer 16, a P+-InGaP gate layer 28, an N+-InGaP source layer 30, a drain electrode 22, a gate electrode 24, and a source electrode 26.例文帳に追加

本発明において、化合物半導体素子１００が、ｎ^+GaAsドレイン層１２、ｎ^+GaAsバッファ層１４、ｎ^-GaAsチャネル層１６、ｐ^+InGaPゲート層２８、ｎ^+InGaPソース層３０、ドレイン電極２２、ゲート電極２４およびソース電極２６を備える。 - 特許庁

An N-channel TR source voltage control circuit (5) controls the gate voltage of a lower-stage N-channel TR source voltage bias TR (4), to be replaced by a drain voltage of the N-channel TR source voltage bias TR (4) or a power supply voltage.例文帳に追加

Ｎチャネルトランジスタソース電圧制御回路（５）は、下段のＮチャネルトランジスタソース電圧バイアストランジスタ（４）のゲート電圧を、Ｎチャネルトランジスタソース電圧バイアストランジスタ（４）のドレイン電圧または電源電圧に繋ぎ換えるコントロールを行う。 - 特許庁

Then, at a place where the 2nd emitter n^+-type source layer 6 is formed, the 2nd emitter n^+-type source layer 6 is covered with an electrode 10 to secure the area of a face where the electrode 10 is in contact with the 2nd emitter n^+-type source layer 6 to reduce contact resistance (on voltage).例文帳に追加

そして、２ｎｄエミッタＮ^＋型ソース層６が形成されている場所において、電極１０が２ｎｄエミッタＮ^＋型ソース層６を覆うことで、電極１０と２ｎｄエミッタＮ^＋型ソース層６とが接触する面の面積を確保し、コンタクト抵抗（オン電圧）を低減する。 - 特許庁

Return a string of n random bytes suitable for cryptographic use.This function returns random bytes from an OS-specificrandomness source. 例文帳に追加

この関数は OS 固有の乱数発生源からランダムなバイト列を生成して返します。 - Python

The n^- semiconductor area 5 and the source metallic layer 4 are Schottky-joined with each other.例文帳に追加

ｎ-半導体領域５とソース金属層４とはショットキー接合されている。 - 特許庁