「Over Clock」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To provide a method and a device that eliminates the need of an over-sampling clock used to decode data and timing information.例文帳に追加

データ及びタイミング情報を復元するオーバサンプリング・クロックの不要な方法及び装置を提供すること。 - 特許庁

This invention provides the data output circuit for the synchronous semiconductor device for outputting a series of data over two clock periods or more.例文帳に追加

二つ以上のクロックにわたって一連のデータを出力する同期式半導体装置のデータ出力回路。 - 特許庁

for the hands on the face of the big clock over the judge seemed to go around with terriblerapidity. 例文帳に追加

判事の頭の上にかけてある大時計の針が、ものすごい勢いで回っているように見えていたからだ。 - JULES VERNE『80日間世界一周』

To enable a controllable oscillator to generate an output signal and to be switched over between a first clock signal and a second clock signal for use as the input clock signal of a PLL regarding the PLL and a method for the operation of the PLL.例文帳に追加

ＰＬＬ及びＰＬＬの動作方法に関し、制御可能なオシレータが出力信号を発生し且つＰＬＬの入力クロック信号として使用するために第一クロック信号及び第二クロック信号の間でスイッチオーバーさせる。 - 特許庁

To provide an external structure for an ornamented clock easily changeable over to ornament having relatively much originality.例文帳に追加

よりオリジナリティのある装飾に容易に変更することができる装飾付時計の外装構造を提供することにある。 - 特許庁

A change-over switch for turning ON/OFF the power of an alarm of the alarm clock is connected to a sensor mat 3 placed on a Futon.例文帳に追加

目覚まし時計のアラーム部の電源ＯＮ・ＯＦＦ切り替えスイッチは、布団に敷かれたセンサーマット３に接続されている。 - 特許庁

A root cell at the top of each clock net is provided with a mark corresponding to the number of cells connected over the root cell.例文帳に追加

各クロックネットの頂点のルートセルには、その先に接続されているセルの個数に応じた目印が設けられている。 - 特許庁

When the current source is turned on, a clock that works freely on a clock tree distributed over the chip becomes effective, and the operation of a function logic inside the IC is prohibited.例文帳に追加

電流源をオンすることは、チップに亘って分布するクロック・ツリー上の自由動作するクロックを有効にし、集積回路内の機能ロジックの動作を禁止する、ことを具備する。 - 特許庁

Radio waves of the radar 1 received by a reflector antenna 3 on the modulation reflector are peridocally changed over to a terminator 5 and a reflector 6 by a switch 5 which is controlled by the clock of a clock generator 7.例文帳に追加

変調リフレクタのリフレクタアンテナ３で受信したレーダ１の電波を、クロック発生器７のクロックで制御されるスイッチ４で、終端器５と反射器６に周期的に切り換える。 - 特許庁

To take unwanted radiation noise countermeasures for clock-synchronized signal lines with a simple configuration to improve the reliability of data communications executed over the clock-synchronized signal lines.例文帳に追加

簡単な構成でクロック同期式の信号ラインの不要輻射ノイズ対策を図ることができ、該クロック同期式の信号ラインを介して行うデータ通信の信頼度の向上を図る。 - 特許庁

To provide a circuit capable of performing phase shift more accurately over the entire range between 0 and 2π in a clock in a clock phase shift circuit provided with a PLL circuit and a frequency division counter.例文帳に追加

ＰＬＬ回路と分周カウンタを具備したクロック位相シフト回路において、０〜２πの全範囲に渡って、しかも、より正確に位相シフトができる回路を提供すること。 - 特許庁

During each clock cycle, an encoder processes multiple bits and generates outputs consistent with those generated sequentially over multiple clock cycles in a conventional convolutional encoder.例文帳に追加

各クロックサイクル中、符号器は複数ビットを処理し、従来の畳込み符号器における複数クロックサイクルにわたり順次生成される出力と整合性のある出力を生成する。 - 特許庁

In the case of generating a sampling clock of an analog/digital (A/D) converter 5 for digitizing a reproducing signal from the optical disk medium 1, an over sampling clock 12 generated by the PLL 100 is used.例文帳に追加

光ディスク媒体１の再生信号をデジタル化するアナログ・デジタルコンバータ５のサンプリングクロックを生成する際、ＰＬＬ１００により発生したオーバーサンプリングクロック１２を使用する。 - 特許庁

To change over a clock-dependent source in a further small number of stations by looking over the whole of a network when degradation of frequency accuracy of a clock hierarchically occurs in not only a certain station in the network but also lower stations thereof in the case where the frequency variation of the clock (degradation of frequency accuracy) occurs in the station.例文帳に追加

ネットワーク内の或る局においてクロックの周波数変動（周波数精度の劣化）が生じた場合において、当該局のみならず、その下位局など、階層的にクロックの周波数精度の劣化が生じる場合に、網全体を見渡し、より少ない局でのクロック従属元の切替を行う。 - 特許庁

In addition, the control clock signal is delayed for over signal delay time generated by multiplex division processing on the transmitting side and the receiving side and synchronization between each bit constituting the control data signal and a clock pulse of the control clock signal is collateralized.例文帳に追加

また、制御クロック信号を送信側と受信側における多重分割処理によって生じる信号遅延時間以上に遅延させて、制御データ信号を構成する各ビットと制御クロック信号のクロックパルスとの同期を担保する。 - 特許庁

When the oscillation stop command of a clock signal is received from a CPU 11, the generation of an illegal stop processing is detected and an interruption signal is outputted to the CPU 11 with respect to a clock oscillation source oscillating the clock signal that a change-over switch 19 selects.例文帳に追加

切換スイッチ１９が選択しているクロック信号を発振するクロック発振源に対して、ＣＰＵ１１からクロック信号の発振停止指令を受けると、不正な停止処理の発生を検出して割込信号をＣＰＵ１１に出力する。 - 特許庁

The PLL output signal can thus follow more quickly any switch-over-related frequency change of the clock signal being used.例文帳に追加

ＰＬＬ出力信号はどのようなスイッチオーバーに関連する周波数変化よりも迅速に追従することが可能である。 - 特許庁

A clock pulse (system synchronizing pulse) synchronized with a voltage phase from a phase detector 24 is also supplied to the change-over switch 25.例文帳に追加

位相検出器２４からの電圧位相に同期したクロックパルス（系統同期パルス）も切り替えスイッチ２５に供給される。 - 特許庁

Two or more adjusted input signals are measured on a measurement device over a range of interpolated output clock phases.例文帳に追加

２つ以上の調整された入力信号は、測定デバイス上で補間出力クロック位相の範囲にわたって測定される。 - 特許庁

Further, a clock signal for synchronizing control over the DRAMs DIMM21 to 2n is outputted from a clock drive circuit DRV1 of a memory control part 1, outputted through a clock line 3 which equalizes the signal propagation delay time to that of the data bus line 4, and connected to clock input terminals of respective SDRAMs DIMMs21 to 2n.例文帳に追加

また、ＳＤＲＡＭ ＤＩＭＭ２_1 〜２_n の制御の同期化を計るクロック信号は、メモリ制御部１のクロックドライブ回路ＤＲＶ１から出力され、データバス線４と信号伝搬遅延時間が等しくなるようなクロック線３を介して出力され、各ＳＤＲＡＭ ＤＩＭＭ２_1 〜２__n のクロック入力端子に接続されている。 - 特許庁

When the signal level continues for the prescribed time or over, the first arithmetic section outputs an output signal with a signal level consecutive for a prescribed time or over synchronously with the clock signal.例文帳に追加

所定の時間以上信号レベルが持続するとき、第１演算部は、所定の時間以上持続する信号レベルを有する出力信号をクロック信号に同期して出力する。 - 特許庁

A DATA/ID2 switch 15 and a CLOCK/ID1 switch 16 switch over serial detection signals in the bidirectional serial control and parallel detection signals in the parallel control, to thereby control the base lines of output transistors 17, 18, respectively.例文帳に追加

双方向シリアル制御時のシリアル検出信号とパラレル制御時のパラレル検出信号を、DATA／ID2切換えSW１５及びCLOCK／ID1切換えSW１６で切換え、出力トランジスタ１７、１８のベースラインをそれぞれ制御する。 - 特許庁

To eliminate a gradation defect due to unbalance of the duty ratio of a basic clock signal even when both edges of the basic clock signals are used when PWM gradation control over a liquid crystal screen is performed.例文帳に追加

液晶画面におけるＰＷＭ階調制御を行う際に、基本クロック信号の両エッジを用いた場合でも、基本クロック信号のデューティ比不均衡による階調不良を無くすようにする。 - 特許庁

Furthermore, the clock signal is detected by over sampling the reception signal as a clock signal detection means and deviation of both the signals is automatically corrected so that a symbol acquisition timing coincides with a Nyquist point.例文帳に追加

また、クロック信号検出手段として、受信信号をオーバーサンプリングによりクロック信号を検出するとともに、シンボル取得タイミングがナイキスト点と一致するように自動的に両者のずれを補正する。 - 特許庁

To provide a clock recovery circuit that can recover a clock synchronously with input data with a wide variety of transmission rate and to provide an optical receiver that adopts the clock recovery circuit to be able to receive an optical signal over a wide variety of transmission rate.例文帳に追加

クロック再生回路及び光受信装置に関し、広範囲な伝送速度の入力データに同期したクロックを再生できるクロック再生回路及び該クロック再生回路を適用して広範囲な伝送速度にわたって受信可能な光受信装置を提供する。 - 特許庁

To provide a technology to reduce electric power consumed in distributing a clock signal over an integrated circuit.例文帳に追加

本発明は、集積回路に渡ってクロック信号を分配する時に消費される、電力の量を減少するための技術に関する。 - 特許庁

The timing controller 12 performs display control over a liquid crystal panel 38 based upon the transferred image signal or clock signal etc.例文帳に追加

タイミングコントローラ１２は、転送されて来た画像信号及び又はクロック信号等に基づいて液晶パネル３８の表示制御を行う。 - 特許庁

Thus, delay times of the clock and the data signal become coincident, an over-sampling error state due to a time difference between the clock and data is avoided, an over-sampling frequency is accurately improved, and a pixel transmission efficiency and quality can be improved without an influence of a voltage change.例文帳に追加

これにより、クロックとデータ信号の遅延時間が一致し、クロックとデータとの間の時差によるオーバーサンプリングエラーの状況を回避し、オーバーサンプリング周波数を正確に向上し、電圧変化の影響を受けることなく、画素伝送効率および品質を向上させることができる。 - 特許庁

In the AC generating circuit, the on/off of output voltages from a first voltage source and a second voltage source are changed over respectively in response to the frequencies of clock signals output from signal sources, when the clock signals output from a plurality of the signal sources can be changed over by a plurality of the frequencies.例文帳に追加

ＡＣ生成回路において、複数信号源より出力されるクロック信号が複数の周波数で切換え可能な場合、信号源より出力されるクロック信号の周波数に応じて、第１電圧源および第２電圧源の出力電圧のON/OFFを各々切換える。 - 特許庁

To provide an electronic apparatus which prevents reduction in the amount of data communication per unit time by reducing latency between data communications due to the clock cross over processing when the communication is performed between a first circuit unit operated based on a spread spectrum clock and a second circuit unit operated based on a PLL clock.例文帳に追加

スペクトラム拡散クロックに基づき動作する第1の回路ユニットとPLLクロックに基づき動作する第2の回路ユニットとの間で通信を行う場合，クロック乗り換え処理によるデータ通信のレイテンシを小さくし，単位時間当たりのデータ通信量の低下を防止する電子機器を提供する。 - 特許庁

In a form of autonomous control over the clock-synchronized operation of the control circuit, the bus controller renders the control circuit operable in synchronism with the clock signal by opening a transmission path of the clock signal to the control circuit, and stops the operation of the control circuit synchronized with the clock signal, by blocking the transmission path.例文帳に追加

制御回路のクロック同期動作に対する自律的制御態様として、バスコントローラは、制御回路へのクロック信号の伝達経路を導通させることによって制御回路をクロック信号に同期させて動作可能とし、前記伝達経路を遮断することによって制御回路の前記クロック信号に同期する動作を停止させる。 - 特許庁

A selector 13 outputs a clock signal obtained by alternately switching a voltage each time the voltage of the clock signal input from the input section 11 spreads over the reference voltage supplied by the supplying section 12.例文帳に追加

セレクタ１３は、入力部１１から入力されたクロック信号の電圧が、供給部１２によって供給される参照電圧を跨ぐごとに電圧を交互に切り替えたクロック信号を出力する。 - 特許庁

A clock driver forming region 3 is arranged so as to form clock drivers overlapping with a ring wiring 1 and a mesh wiring 2 arranged extending over a semiconductor substrate region in a plane view.例文帳に追加

半導体基板領域上にわたって延在して配置されるリング配線（１）およびメッシュ配線（２）と平面図的に見て重なり合うようにクロックドライバを形成するクロックドライバ形成領域（３）を配置する。 - 特許庁

To provide a clock and data reproduction circuit by an over-sampling process which is provided with high-speed follow-up ability to a jitter and does not need flow control.例文帳に追加

ジッタへの高速追従性を備え、同時にフロー制御が不必要なオーバーサンプリングによるクロック及びデータ再生回路を提供する。 - 特許庁

The monitoring unit Ui monitors overcharging abnormality and over-discharging abnormality of the battery cells Bi1-Bim in response to a logic value of the clock signal CLK.例文帳に追加

監視ユニットＵｉは、クロック信号ＣＬＫの論理値に応じて電池セルＢｉ１〜Ｂｉｍの過充電異常及び過放電異常を監視する。 - 特許庁

To provide a method for synchronizing a reference clock with respect to a radio signal, during frequency recovery over a wide range of frequency differentials.例文帳に追加

ベースバンド周波数回復の際、電波信号に対して、広範囲な周波数差にわたり基準クロックを同期化する方法を提供する。 - 特許庁

A global clock pulse from a timing generator 20 is inputted in a current reference generator 21, and supplied to a change-over switch 25.例文帳に追加

タイミング発生器２０からのグローバルクロックパルスは電流基準発生器２１に入力されるとともに、切り替えスイッチ２５に供給される。 - 特許庁

To provide a receiving device capable of stable clock control over a long time, even in a receiving system without flow control.例文帳に追加

フロー制御を行わないような受信システムにおいても、長時間に渡って安定したクロックの制御が可能な受信装置を提供すること。 - 特許庁

All this while the little panel of pine wood remained over the chimney in the mill kitchen with the cuckoo clock and the waxen Calvary; 例文帳に追加

この間中ずっと、小さい松の板の絵は、カッコウ時計と蝋でできたキリストの像と一緒に、粉屋の家の暖炉だなの上に飾ってありました。 - Ouida『フランダースの犬』

When a BUFk changes over an output ϕka; a switch Ska is turned off, the switch Skb is turned on and charges are charged and discharged between a clock signal line 10-k and a capacitor C.例文帳に追加

ＢＵＦkが出力φkaを切り換える際、スイッチＳkaをオフ、スイッチＳkbをオンにして、クロック信号線１０-kとコンデンサＣとの間で充放電を行う。 - 特許庁

To provide an imaging device which suppresses the frequency of the charge shift clock of an HCCD low, and performs photographing with good image quality over the whole area of a screen.例文帳に追加

ＨＣＣＤの電荷シフトクロックの周波数を低く抑え、且つ、画面全域にわたり良好な画質の撮影が行える撮像装置を提供する。 - 特許庁

To improve frequency stability and to output the clock signal of a fixed frequency over a wide temperature range in an oscillator using a SAW resonator.例文帳に追加

ＳＡＷ共振子を用いた発振器において、周波数安定度が高く、広い温度範囲で一定周波数のクロック信号を出力させる。 - 特許庁

The frequency control over the reproduction clock and processing for transfer of the audio data are switched, from intervals of one interrupt to intervals of a plurality of interrupts.例文帳に追加

この再生クロックの周波数制御およびオーディオデータの転送の処理をＣＰＵの負荷に応じて受信割り込み１回毎から複数回毎に切り換える。 - 特許庁

The circuit has plural flip-flop, each of them is clock-operated by each over-voltage excursion, and the last one in the series generates an internal test enable-signal.例文帳に追加

複数個のフリップフロップを有し、その各々は各過電圧エクスカーションでクロック動作され、そのシリーズにおける最後のものが内部テストイネーブル信号を発生する。 - 特許庁

To provide a layout design method of a semiconductor integrated circuit which easily adjusting a clock between flip-flops connected over hierarchy blocks.例文帳に追加

階層ブロック間にまたがって接続されるフリップフロップ間のクロックを容易に調整できる半導体集積回路のレイアウト設計方法を提供する。 - 特許庁