Over Clockの部分一致の例文一覧と使い方
該当件数 : 216件
To provide a radio communication device capable of performing an appropriate operation in order to improve characteristic deterioration in the radio communication device, which is caused by the interference of a clock, concerning a configuration adopting a system such as a TDD system, to temporally change over the transmission and reception of communication data with another device.例文帳に追加
ＴＤＤ方式等、他の装置との間の通信データの送信および受信を時間的に切り替えて行なう方式を採用する構成において、クロックの干渉による無線通信装置の特性劣化を改善するために適切な動作を行なうことが可能な無線通信装置を提供する。 - 特許庁
A reception timing specification section 54 specifies reception timing of a symbol stream of an interference wave and reception timing of a symbol stream from a user, and a transmission timing adjustment section 53 calculates transmission timing at which a reception timing difference is changed into a threshold value or over when the reception timing difference is less than the threshold value and informs a clock generating section 52 about the transmission timing.例文帳に追加
受信タイミング特定部５４は、干渉波のシンボル列とユーザからのシンボル列の受信タイミングを特定し、送出タイミング調整部５３は、受信タイミング差が閾値未満ならば、受信タイミング差が閾値以上に変るような送出タイミングを算出し、当該送出タイミングをクロック生成部５２に通知する。 - 特許庁
Provided is the RFID reader reading data from an RFID tag using a wireless connection over a specified frequency bandwidth, including a transmitting unit synthesizing sequentially and cumulatively frequency control signals generated every clock, mixing the synthesized specific frequency signal and a fixed frequency signal, and as a result outputting an RF signal.例文帳に追加
所定の周波数帯域を利用して無線方式でＲＦタグから各種データを読み出すＲＦＩＤリーダは、クロック毎に発生した周波数制御信号を順次累積して合成し、その合成された特定周波数信号と固定周波数とをそれぞれ混合し、その混合結果によるＲＦ信号を出力する送信ユニットを含む。 - 特許庁
The 1st filter 1 retrieves synchronization information in a periodically repetitive step, delivers the synchronization information to its output, blocks all synchronization information produced over a prescribed number of the system clock pulses, again retrieves the succeeding synchronization information after the system clocks of the prescribed number are terminated and delivers the synchronization information to its output.例文帳に追加
第一のフィルタ１は、周期的反復過程において、同期情報を検索し、この同期情報をその出力に伝達し、その後、所定の数のシステムクロックパルスに渡って発生する総ての同期情報をブロックし、この所定の数のシステムクロックが終了した後、再び、次の同期情報を検索し、この同期情報をその出力に伝達する。 - 特許庁
A clock reproducing apparatus applies over-sampling to a detection signal to acquire a symbol value, discriminates whether or not each symbol value is the same as a preceding symbol value, stores them to a buffer memory, and detects the symbol timing on the basis of the sampling timing corresponding to the address of the buffer memory and an arithmetic value stored in the buffer.例文帳に追加
クロック再生装置において、検波信号をオーバーサンプリングしてシンボル値を取得し、各シンボル値が、１つ前のシンボル値と同一か否かを判断するとともに、これらをバッファメモリに記憶しておき、前記バッファメモリ位置に対応する前記サンプリングタイミング及び前記バッファに蓄積された演算値に基づき、シンボルタイミングを検出する。 - 特許庁
Capacitors CN are provided respectively between a supply line of vertical clock signals VCK and respective data lines ϕDN, so that constant potential precharge signals NRS are supplied to the lines ϕDN and the signals VCK are switched over between the supply completion time of the signals NRS and the supply starting time of analog image signals Vid.例文帳に追加
垂直クロック信号ＶＣＫの供給線と各データ線φＤｎとの間それぞれに容量Ｃｎを設け、各データ線φＤｎに定電位のプリチャージ信号ＮＲＳを供給しその供給終了時点からアナログ画像信号Ｖｉｄの供給開始までの間に垂直クロック信号ＶＣＫが切り替わるようにする。 - 特許庁
The input stage differential amplification sections are in a folded cascade connection configuration, and inverted signals and non-inverted signals at input sides and output sides of the input stage differential amplification sections are alternately changed over in a time division manner, respectively by switches SW1-SW8 that are operated by chopping clock signals CK, CKB.例文帳に追加
入力段差動増幅部は、フォールデッドカスコード接続構成であって、入力段差動増幅部の入力側と、入力段差動増幅部の出力側とにおけるそれぞれの反転信号、非反転信号を、チョッピング用のクロック信号ＣＫ、ＣＫＢによって動作するスイッチＳＷ１〜ＳＷ８で、それぞれ時分割に交互に切り換える。 - 特許庁
To provide a digital information processing device with a digital signal reproducing circuit equipped with a clock control circuit, wide in frequency pull-in range and short in the pull-in time, in a phase-locked loop (PLL) configuration to increase the gain using an over-sampling method in order to reduce the operation delay time to occur in a digital PLL.例文帳に追加
デジタル方式のＰＬＬで発生する演算遅延時間を短縮するためにオーバーサンプリング方式を用いてゲインを高めるＰＬＬ構成において、周波数引込み範囲が広く、しかも引き込み時間が短いクロック制御回路により構成されたデジタル信号再生回路を備えたデジタル情報処理装置を提供する。 - 特許庁
On the other hand, when generated electric energy by an electromagnetic wave to be received from the external device 20 is sufficient, and bi-directional communication with the external device 20 continuously succeeds over the predetermined specific number of times, the operation clock of the non-contact IC card 11 is increased by one stage in the case of the next communication, so that higher speed processing can be achieved.例文帳に追加
一方、外部装置２０から受信する電磁波による生成電力量が十分であって、予め定めた規定の回数に渡って外部装置２０との間で双方向通信が連続して成功している場合には、その次の通信の際に非接触ＩＣカード１１の動作クロックを１段階引き上げて、より高速な処理を実施する。 - 特許庁
A method of synchronizing two clocks coupled respectively to ingress and egress interfaces 6, 7 of a packet network 1, includes processes of: calculating a minimum packet transit time over the network in each of successive time intervals; and varying the frequency of the second clock so as to track variations in the minimum packet transit time.例文帳に追加
パケットネットワーク１の入口および出口インターフェイス６、７にそれぞれ結合した第一及び第二クロックを同期させる方法であって、前記方法は、ネットワーク１上の連続した時間間隔における最短パケット伝送時間を計算する処理と、最短パケット伝送時間の変動を追跡するように、第二クロックの周波数を変える処理を含む。 - 特許庁
The semiconductor integrated circuit device 1 for the disk drive is provided with a temperature detecting part 9 for detecting the temperature in the semiconductor integrated circuit device 1 and changing over a signal TSD to Hi, Low when the detected temperature attains the specified temperature, and a delay circuit 11 where this signal TSD and a clock CK from a control part 10 are inputted to and also signals TSD1, TSD2 are outputted from.例文帳に追加
ディスクドライブ用半導体集積回路装置１は、該半導体集積回路装置１内の温度を検出して所定の温度になると信号ＴＳＤをＨｉ，Ｌｏｗに切り替える温度検出部９と、この信号ＴＳＤとコントロール部１０からのクロックＣＫが入力されるとともに信号ＴＳＤ１，ＴＳＤ２を送出する遅延回路１１とを有する。 - 特許庁
When a frequency that the detection signal for synchronizing data is detected out of a periodical detection window produced on the basis of a recording channel clock, or a frequency not detected in the detection window becomes the predetermined threshold or more, the start of the recording is once stopped and the recording can be started from the more reliable state by doing over again the recording start operation.例文帳に追加
このデータ同期用検出信号が、記録チャネルクロックを基に生成される周期的な検出ウィンドウの外に検出される回数または検出ウィンドウ内に検出されない回数が予め定められた閾値以上になったときに、記録の開始を一旦取り止め、再度記録開始動作をし直すことで、より確実な状態から記録を開始することができる。 - 特許庁
The 1st image signal adjustment section adjusts a horizontal blanking period of the image signal before adjustment to be a prescribed period or over while keeping a horizontal synchronizing signal period and a horizontal valid pixel number of the image signal before adjustment by increasing a frequency of a dot clock signal to sample the image signal before adjustment when the horizontal blanking period of the image signal before adjustment is shorter than a prescribed period.例文帳に追加
第１の画像信号調整部は、調整前画像信号の水平ブランキング期間が所定の期間より小さい場合に、調整前画像信号をサンプリングするドットクロック信号の周波数を大きくすることにより、調整前画像信号の水平同期期間と水平有効画素数とを維持したまま調整前画像信号の水平ブランキング期間を所定の期間以上となるように調整する。 - 特許庁
The DSP 50 samples surface images, which are read alternately in the frequency-halved cycles to acquire the latest sampled surface image and the surface image right before it in cycles of the clock signal, performs image comparison processing, and calculates the moving speed of the transfer belt based upon the result of the image comparison processing to performs servocontrol over the belt motor based upon the calculated moving speed.例文帳に追加
ＤＳＰ５０は、上記交互に読み取られた表面画像を上記２分周された周期でサンプリングし、そのサンプリングされた最新の表面画像及びその直前の表面画像を上記クロック信号の周期で取得して画像比較処理を行い、その画像比較処理結果に基づき転写ベルトの移動速度を算出し、その算出された移動速度に基づきベルトモータのサーボ制御を行う。 - 特許庁
A memory interface circuit which controls memory devices which perform input/output of data by a data strobe signal is provided with; selector groups 604 which choose data strobe signals inputted at the time of data input by a DQS_SEL signal which specifies the number of data strobe signals over data; and flip-flop circuit groups 504 which perform capturing of data by using data strobe signal chosen by this selector group 604 as a clock.例文帳に追加
データストローブ信号によりデータの入出力を行うメモリデバイスを制御するメモリインターフェース回路において、データに対するデータストローブ信号の本数を指定するＤＱＳ＿ＳＥＬ信号により、データ入力時に入力するデータストローブ信号を選択するセレクタ群６０４と、このセレクタ群６０４によって選択されたデータストローブ信号をクロックとしてデータの取り込み処理を行うフリップフロップ回路群５０４とを備える。 - 特許庁
Regarding the review of the postal businesses, as I told you the other day, we intend to draw up a bill to suspend the sale of shares and assets before the start of the extraordinary Diet session, and, if possible, we hope to enact a basic law, too. However, as the period of the session is very short, we must race against the clock if we are to enact the latter. Therefore, it is not clear whether we can fix the details of the basic law in the short period of time, so it may be better to listen to more opinions from various people. The Prime Minister also offered me a good idea (about business of the Japan Post) when I met him yesterday. As I told you over and over again, I have no intention of restoring the postal businesses, which have been broken up by Mr. Koizumi (former Prime Minister), to their status before the breakup 例文帳に追加
それと、ここは郵政見直しの方についても、この間も申し上げましたように、この臨時国会が始まる前に、きっちりと凍結法案、これは株と資産の凍結法案提出、できれば基本法をつくりたいと思っておりますが、会期が非常に短いものですから、基本法が上げられるかどうか、ちょっと時間との勝負みたいなところがありますので、基本法の中身まできちんと固めていけるか、非常に期間が短いですから、むしろもっといろいろな方の意見も聞いて、昨日だったか、総理にお会いした時も、総理もなかなかよいアイデア、意見も持っておられましたし、何度も言うように、純ちゃん（小泉純一郎元総理）がぐちゃぐちゃにしてしまった郵政事業を、その前の姿に戻すという気は、私にはありません - 金融庁
ログイン |
Weblio会員(無料)になると
|
検索履歴を保存できる！
|
ログイン |
Weblio会員(無料)になると
|
