「P シリコン」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

A gate trench 104 is formed on a p-type silicon substrate 101, a gate oxide film 105 is formed on the inner wall surface of the gate trench 104, and the entire surface of the substrate including the inside of the gate trench 104 is embedded with a polysilicon film 106.例文帳に追加

Ｐ型シリコン基板１０１にゲートトレンチ１０４を形成し、ゲートトレンチ１０４の内壁面にゲート酸化膜１０５を形成した後、ゲートトレンチ１０４の内部を含む基板の全面をポリシリコン膜１０６で埋める。 - 特許庁

The silicon oxide film 12 exposed on the upper trenches 20 of storage electrodes 22 of the capacitors C are etched, trench diameter enlarging parts 25 are formed, and buried straps 23 are buried in the parts 25 in such a manner that only lower surfaces of the straps 23 are in contact with the P-type silicon layer 13.例文帳に追加

キャパシタＣの蓄積電極２２の上部の溝２０に露出するシリコン酸化膜１２をエッチングして溝径拡大部２５を形成し、ここに埋め込みストラップ２３をｐ型シリコン層１３に対してその下面のみに接するように埋め込む。 - 特許庁

A high melting-point metal silicide film missing detecting element comprises a polycrystalline silicon film pattern 110 where an n+ type region 116ab and a p+ type region 116ba are connected alternately, and a titanium silicide film pattern 126A provided in self-aligning manner on the upper surface of the polycrystalline silicon film pattern 110.例文帳に追加

高融点金属シリサイド膜欠落検出素子は、ｎ^+ 型領域１１６ａｂとｐ^+ 型領域１１６ｂａとが交互に接続された多結晶シリコン膜パターン１１０と、多結晶シリコン膜パターン１１０上面に自己整合的に設けられたチタン・シリサイド膜パターン１２６Ａとからなる。 - 特許庁

A p-well 3 and an n-well 4 separated by an element separation region 2 are formed on the main face of a semiconductor substrate 1, and a gate insulating film 5, a titanium nitride film 6, and a first polysilicon film 7 are laminated, and the polysilicon film 7 and a titanium nitride film 6 on the well 4 are removed.例文帳に追加

半導体基板１の主面に素子分離領域２で分離したｐウェル３及びｎウェル４形成し、その上にゲート絶縁膜５、チタンナイトライド膜６、及び第一のポリシリコン膜７を積層形成した後、ウェル４上のポリシリコン膜７及びチタンナイトライド膜６を除去する。 - 特許庁

When the sunshine is incident on a power generation layer 24, a pair of an electron and a hole are generated by excitation of the electron by the light, the hole reaches a lateral thread 20 from a p-type silicon layer 22p, and the electron reaches a longitudinal thread 30 from an n-type silicon layer 22n.例文帳に追加

太陽光が発電層２４に入射すると、光による電子の励起によって電子−ホール対が形成され、ホールはｐ型シリコン層２２ｐからヨコ糸２０に達し、電子はｎ型シリコン層２２ｎからタテ糸３０に達する。 - 特許庁

In addition, as for a gate electrode of a P channel type MOS transistor, a thin oxide film 3 used in the step for forming the field oxide film is used as a gate oxide film, and the first poly-silicon layer 4 and the second poly-silicon layer 8 are laminated and used as the gate electrode 9.例文帳に追加

また、Ｐチャネル型ＭＯＳトランジスタのゲート電極については、フィールド酸化膜形成工程で用いた薄い酸化膜３をゲート酸化膜として用い、且つ第１のポリシリコン層４と第２のポリシリコン層８を積層してゲート電極９としている。 - 特許庁

An SiO_2 film 5012 serving as a barrier layer, metal tungsten 5014 serving as a charge holder/carrier, an SiO_2 film 5015 serving as an insulator layer, and an n-type polysilicon electrode 5016 serving as an electrode layer are provided on a p-type silicon layer 5011.例文帳に追加

ｐ型シリコン層５０１１上に、障壁層であるＳｉＯ_2 膜５０１２と、電荷保持担体である金属タングステン５０１４と、絶縁体層であるＳｉＯ_2膜５０１５と、電極層であるｎ型多結晶シリコン電極５０１６とが設けられている。 - 特許庁

Moreover, a high concentration region 16 is formed with higher accuracy because the lattice-to-lattice silicon in the silicon substrate 13 is reduced to control the redistribution of impurity when high temperature heat process is conducted before the process to implant such p-type impurity.例文帳に追加

また、このｐ型不純物を注入する工程の前に高温で熱処理を行うことで、シリコン基板１３内の格子間シリコンが低減して不純物の再分布が抑制されるので、高濃度領域１６が精度良く形成される。 - 特許庁

To prevent the withstanding voltage of a polysilicon diode from deterioration owing to the action of a MOSFET composed of a p-n junction of a polysilicon diode layer provided between the collector and the gate of an IGBT, an n-drift layer and a field oxide film.例文帳に追加

ＩＧＢＴのコレクタ−ゲート間に設けられたポリシリコンダイオード層のｐｎ接合とｎ−ドリフト層とフィールド酸化膜とによって構成されるＭＯＳＦＥＴが動作してポリシリコンダイオードの耐圧が劣化するのを防止する。 - 特許庁

The thermal oxide film 39 cuts off diffusion of hydrogen during the formation of the silicon nitride film 41 to improve, specially, the threshold stability of the P+ poly- PMOS 31, the threshold voltage stability of the N+ poly-NMOS 27, and the resistance value stability of the polysilicon resistor 35.例文帳に追加

熱酸化膜３９は、シリコン窒化膜４１の形成時における水素の拡散を遮へいし、特に、Ｐ＋ポリＰＭＯＳ３１のしきい値電圧安定性、Ｎ＋ポリＮＭＯＳ２７のしきい値電圧安定性及びポリシリコン抵抗体３５の抵抗値安定性を向上させる。 - 特許庁

In the method for processing the silicon substrate, a hydrogen stabilization treatment in which silicon elements on at least one main surface of a p-type silicon substrate are coupled with hydrogen, is applied, a thin film is formed a mask thin film formation step, and the thin film in a partial area of the thin film is removed in a mask thin film partial removal step.例文帳に追加

ｐ型のシリコン基板の少なくとも一主面表面のシリコン元素が水素と結合する水素安定化処理がなされ、マスク薄膜形成工程において薄膜が形成され、マスク薄膜部分除去工程において薄膜のうち一部領域にある薄膜部分が除去される。 - 特許庁

The gate electrode 19 comprises a polysilcon layer 13 having an N channel region 13A and a P channel region 13B, a WSi_2 layer 14, a WSiN layer 15, a WN layer 16, and a W layer 17 formed contiguously to each other from the silicon substrate 10 side.例文帳に追加

ゲート電極１９は、シリコン基板１０側から、相互に隣接して形成されたＮチャネル領域１３ＡとＰチャネル領域１３Ｂとを有する多結晶シリコン層１３、ＷＳｉ_2層１４、ＷＳｉＮ層１５、ＷＮ層１６、及びＷ層１７を順次に備える。 - 特許庁

The other part of the polycrystalline silicon film 7n is projected above the groove 13 and the top face thereof is located above the surface of the silicon substrate 1 (p-type well 3), so that the distances are ensured between the W film 8 and the source, and between the W film 8 and the drain (n-type semiconductor regions 9a, 9b).例文帳に追加

多結晶シリコン膜７ｎの他部は、溝１３の上方に突出し、その上面は、シリコン基板１（ｐ型ウエル３）の表面よりも上方に位置しているので、Ｗ膜８とソース、ドレイン（ｎ型半導体領域９ａ、９ｂ）との距離が確保されている。 - 特許庁

The source electrode 31 extends on an internal wall surface of a groove 27, formed by digging a portion of the active layer 25 which forms the source electrode 31 from the top surface side of the active layer 25 to a depth reaching a P-type silicon substrate 21, from the top surface side to a position where it comes into contact with the silicon substrate 21.例文帳に追加

ソース電極３１は、能動層２５におけるソース電極３１を形成する部分を、能動層２５の表面側からＰ型のシリコン基板２１に達する深さまで掘った溝２７の内壁面に、その表面側からシリコン基板２１と接触する位置まで延びている。 - 特許庁

On an n-type epitaxial layer 4, a resistive element 5 consisting of a p-type diffusion zone is formed, a silicon oxide film 40 is formed on the n-type epitaxial layer 4, and aluminum wiring 8 and 9 which has come out from the end of resistive element 5 are extended on the silicon oxide film 40.例文帳に追加

Ｎ型エピタキシャル層４上にＰ型拡散層よりなる抵抗素子５が形成してあり、Ｎ型エピタキシャル層４上にシリコン酸化膜４０が形成してあり、抵抗素子５の端から出ているアルミニウム配線８，９がシリコン酸化膜４０上を延在している。 - 特許庁

The integrated optical device includes, as part of a silicon core 101 constituting a rib waveguide, an optical modulation section 105 having a p-type semiconductor region 103 and an n-type semiconductor region 104 fabricated in a slab layer 102 interposing the silicon core 101.例文帳に追加

リブ型導波路を構成しているシリコンコア１０１の一部において、シリコンコア１０１を挟むようにスラブ層１０２に形成されたｐ型半導体領域１０３およびｎ型半導体領域１０４を備える光変調部１０５を備える。 - 特許庁

The bipolar transistor includes at least: a semiconductor substrate including an N- type epitaxial layer 3a and a P- type silicon substrate 1a; an N+ type polysilicon layer 21a; a tungsten layer 25; a silicide layer 27a; a silicide layer 39a; a base electrode 36a; an emitter electrode 36b; and a collector electrode 36c.例文帳に追加

本発明は、Ｎ−型エピ層３ａやＰ−型シリコン基板１ａを含む半導体基板、Ｎ＋型ポリシリコン層２１ａ、タングステン層２５、シリサイド層２７ａ、シリサイド層３９ａ、ベース電極３６ａ、エミッタ電極３６ｂ及びコレクタ電極３６ｃを少なくとも備える。 - 特許庁

To provide a switching element using a high-breakdown-voltage and low-loss silicon carbide layer which is equipped with both a switching function and a diode function (reverse-direction voltage stopping capability) without forming a p-n junction inside the silicon carbide layer and to miniaturize a module so as to be lightweight.例文帳に追加

炭化シリコン層内にｐｎ接合を形成することなく、スイッチング機能とダイオード機能（逆方向の電圧阻止能力）とを兼ね備えた、高耐圧・低損失の、炭化シリコン層を利用したスイッチング素子を実現し、以てモジュールの小型化・軽量化を図る。 - 特許庁

A capacity element 15 is formed with an independent n-type area 16 in the silicon substrate 11, pn junction is formed of the n-type area 16 and the p-type silicon substrate 11, and a depletion layer capacity C12 of an independent depletion layer 17 formed at the joint of the pn junction is used.例文帳に追加

その容量素子１５は、シリコン基板１１内に独立のｎ型領域１６を設け、このｎ型領域１６とｐ型のシリコン基板１１とでｐｎ接合を形成し、そのｐｎ接合の接合部に形成される独立の空乏層１７の空乏層容量Ｃ１２を利用するようにした。 - 特許庁

Then, after donor impurities are injected in the NMIS region RN and acceptor impurities are injected in the PMIS region RP among the first polysilicon film E1a and a second polysilicon film formed thereon, these are processed to form an n-type gate electrode and a p-type gate electrode.例文帳に追加

その後、第１多結晶シリコン膜Ｅ１ａおよびその上に形成した第２多結晶シリコン膜のうち、ＮＭＩＳ領域ＲＮにはドナー不純物を、ＰＭＩＳ領域ＲＰにはアクセプタ不純物を注入した後、これらを加工して、ｎ型のゲート電極とｐ型のゲート電極とを形成する。 - 特許庁

Phosphorus 15 is ion-implanted in a P substrate using, as a mask, the silicon nitride films 11, 11a as the mask pattern which has an aperture 11b corresponding to a deep N well forming region and a silicon nitride film 11a like an island corresponding to an IP well forming region 6 within the aperture 11b (a).例文帳に追加

ディープＮウエル形成領域に対応して開口部１１ｂをもち、その開口部１１ｂ内にＩＰウエル形成領域６に対応して島状のシリコン窒化膜１１ａをもつマスクパターンとしてのシリコン窒化膜１１，１１ａをマスクにしてＰ基板１にリン１５をイオン注入する（ａ）。 - 特許庁

A gate electrode 106 of a polysilicon film is formed like teeth of a comb by a minimum line width and a minimum distance regulated by a design rule via a gate oxide film 119 on an N type well 102 formed to a P type silicon substrate 101.例文帳に追加

Ｐ型シリコン基板１０１に形成されたＮ型ウェル１０２上に、ゲート酸化膜１１９を介して、ポリシリコン膜からなるゲート電極１０６がデザインルールで規定される最小線幅及び最小間隔で櫛歯形状に形成されている。 - 特許庁

A metal mask is put so as to cover the upper part of the n-type amorphous silicon film 6 except a region where the p-type amorphous silicon film 5 exists, and a back electrode 8 and a collector electrode 10 are formed by a sputtering method on parts except the metal mask.例文帳に追加

次に、ｐ型非晶質シリコン膜５が存在する領域を除いてｎ型非晶質シリコン膜６上を覆うようにメタルマスクを被せ、メタルマスクを除く部分にスパッタリング法により裏面電極８および集電極１０を形成する。 - 特許庁

The semiconductor device is composed of two capacitors C1 and C2 comprising a polysilicon capacitor and an n-type transistor formed, for instance, on a semiconductor substrate 11 comprising a p-type silicon substrate with its element separated, for instance, by an STI (Shallow Trench Isolation) technology.例文帳に追加

この半導体装置は、例えばＳＴＩ（Ｓｈａｌｌｏｗ ＴｒｅｎｃｈＩｓｏｌａｔｉｏｎ）技術により素子分離された例えばｐ型のシリコン基板からなる半導体基板１１に、ポリシリコンキャパシタからなる２つのキャパシタＣ１およびＣ２とｎ型トランジスタとを備えて構成されている。 - 特許庁

A (P^+)-type embedded layer 55 in contact with the bottom of this P-type well area 52 is formed, and an N-type embedded layer 56 which is formed partially interposed with this (P^+)-type embedded layer 55 and electrically separates the P-type well area 52 from the P-type single crystal silicon substrate 50 is formed.例文帳に追加

このＰ型ウエル領域５２の底部に接するＰ＋型埋め込み層５５、このＰ＋型埋め込み層５５に部分的に重畳して形成され、Ｐ型ウエル領域５２を単結晶シリコン基板５０から電気的に分離するＮ型埋め込み層５６を設ける。 - 特許庁

A p-type layer 27 having a lower impurity concentration than a substrate p+ layer 26 using a high concentration p-type semiconductor substrate (e.g. silicon substrate) is formed on the substrate p+ layer 26 with n-type photoelectric conversion regions 14 provided at upper portions of the p-type layer 27.例文帳に追加

高濃度のＰ型の半導体基板（例えばシリコン基板）である基板Ｐ^+層２６上に、基板Ｐ^+層２６よりも不純物濃度が低いＰ型層２７を形成し、Ｐ型層２７の上側位置にＮ型光電変換領域１４を設ける。 - 特許庁

To provide a p-type diffusion layer formation composition capable of forming a p-type diffusion layer and a back electrode while suppressing occurrences of internal stress in a silicon substrate and substrate warpage, in a manufacturing process of a solar cell using a crystal silicon substrate, and to provide a solar cell formed by using the p-type diffusion layer formation composition.例文帳に追加

結晶シリコン基板を用いた太陽電池セルの製造工程において、シリコン基板中の内部応力、基板の反りの発生を抑制しつつｐ型拡散層および裏面電極を形成することが可能なｐ型拡散層形成組成物、および、これを用いて形成された太陽電池セルの提供を提供する。 - 特許庁

Between the gate electrodes 9 of adjacent unit cells, a trench electrode 15 comprising a trench 16 reaching a p+ type silicon substrate 1 from an n+ type source region 5 while penetrating a p- type body region 4 and a p- type silicon layer 2, and a conductive substance 17 filling the trench 16 is formed.例文帳に追加

隣接するユニットセル同士のゲート電極９間部分に、ｎ＋型ソース領域５からｐ型ボディ領域４、ｐ−型シリコン層２を貫いてｐ＋型シリコン基板１に達するトレンチ１６及びトレンチ１６内に埋め込まれた導電性物質１７からなるトレンチ電極１５が形成されている。 - 特許庁

A dual-gate CMOS semiconductor device comprises a silicon semiconductor substrate 101, a P-well 102 and an N-well 103 formed on the silicon semiconductor substrate 101 respectively, a field oxide film 104 formed on the P-well 102 and the N-well 103, an NMOS transistor formed on the P-well 102, and a PMOS transistor formed on the N-well 103.例文帳に追加

デュアルゲートＣＭＯＳ型半導体装置は、シリコン半導体基板１０１と、シリコン半導体基板１０１上にそれぞれ形成されたＰウェル１０２およびＮウェル１０３と、Ｐウェル１０２およびＮウェル１０３上に形成されたフィールド酸化膜１０４と、Ｐウェル１０２上に形成されたＮＭＯＳトランジスタと、Ｎウェル１０３上に形成されたＰＭＯＳトランジスタとを含む。 - 特許庁

The diode element comprises a P type silicon layer 3 formed at a part positioned in an underlayer of the partial separation insulating film 4 in the active region 30, and a P type diffusion layer 5 and an N type diffusion layer 6 formed to reach the buried insulating film 2 while sandwiching the partial separation insulating film 4 and the P type silicon layer 3.例文帳に追加

ダイオード素子は、活性領域３０における部分分離絶縁膜４の下層に位置する部分に形成されるＰ型シリコン層３と、埋込み絶縁膜２に達し、部分分離絶縁膜４およびＰ型シリコン層３を挟むように形成された、Ｐ型拡散層５およびＮ型拡散層６とを有する。 - 特許庁

To provide a p type diffusion layer formation composition, a manufacturing method of a p type diffusion layer, and a manufacturing method of solar cells which form the p type diffusion layer area-selectively while suppressing internal stress and warpage of each substrate without significantly lowering the life time in a manufacturing process of the solar cells using crystal silicon substrates.例文帳に追加

結晶シリコン基板を用いた太陽電池セルの製造工程において、ライフタイムを大きく低下させずに、シリコン基板中の内部応力、基板の反りを抑制しつつ、部位選択的にｐ型拡散層を形成することが可能なｐ型拡散層形成組成物、ｐ型拡散層の製造方法、及び太陽電池セルの製造方法の提供。 - 特許庁

The solid-state imaging device has an n-type silicon substrate 20; a p-type epitaxial layer 21 formed on the n-type silicon substrate 20; an n-type sensor section 22 formed on the p-type epitaxial layer 21; and an active element formed on the p-type epitaxial layer 21 and reading electric charges obtained by photoelectric conversion by the n-type sensor section 22.例文帳に追加

本実施形態に係る固体撮像装置は、ｎ型シリコン基板２０と、ｎ型シリコン基板２０上に形成されたｐ型エピタキシャル層２１と、ｐ型エピタキシャル層２１に形成されたｎ型センサ部２２と、ｐ型エピタキシャル層２１に形成され、ｎ型センサ部２２により光電変換して得られる電荷を読み出す能動素子とを有する。 - 特許庁

In one embodiment, forming the P-N device includes selectively diffusing an impurity into the silicon pin and configuring the P-N device to operate as a temperature sensor.例文帳に追加

１つの実施形態では、Ｐ−Ｎデバイスを形成するステップは、不純物をシリコンピンの内部に選択的に拡散させるステップと、Ｐ−Ｎデバイスを温度センサとして動作するように構成するステップとを含む。 - 特許庁

Subsequently, P-type polysilicon films are formed by ion-implanting boron into P-channel MOS-transistor forming regions and bipolar-transistor forming regions.例文帳に追加

続いて、ＰチャネルＭＯＳトランジスタ形成領域およびバイポーラトランジスタ形成領域にボロンをイオン注入してＰ型のポリシリコン膜を形成する。 - 特許庁

The submount 4 comprises a silicon substrate 6 having P type conductivity and an epitaxial layer 7 having P type conductivity formed on one surface thereof.例文帳に追加

サブマウント４は、導電型がＰ型のシリコン基板６およびその一方表面に形成された導電型がＰ型のエピタキシャル層７を含んでいる。 - 特許庁

A p-type second semiconductor region 13 forming a p-n junction and an n-type first semiconductor region 14 are formed within an n-type silicon substrate 11.例文帳に追加

ｎ型のシリコン基板１１の内部にｐｎ接合を構成するｐ型の第２半導体領域１３と、高不純物密度でｎ型の第１半導体領域１４とが形成される。 - 特許庁

A ratio P/Q of high frequency power P (W) required to form the silicon nitride film to total gas flow Q (sccm) of the silane gas, the ammonia gas and the nitrogen gas is in a range of from 0.4 to 40.例文帳に追加

窒化シリコン膜の成膜に要する高周波電力をＰ（Ｗ）とし、シランガス、アンモニアガスおよび窒素ガスの総流量をＱ（ｓｃｃｍ）とするとき、高周波電力とガスの総流量との比Ｐ／Ｑが０．４〜４０である。 - 特許庁

A first P+ diffused layer 10 constituting an emitter region of a horizontal PNP transistor and a second P+ diffused layer 10 constituting a collector region are formed on an embedded silicon oxide film 2 on the SOUI substrate, respectively.例文帳に追加

横型ＰＮＰトランジスタのエミッタ領域を構成する第１のＰ^+ 拡散層１０及びコレクタ領域を構成する第２のＰ^+ 拡散層１０は、それぞれ、ＳＯＩ基板上の埋込シリコン酸化膜２上に形成されている。 - 特許庁

A p/i interface layer 5 of amorphous silicon oxide having thickness of 1 to 8 nm is provided between a p-type semiconductor layer 6 comprising an amorphous thin film including a microcrystalline phase and an intrinsic i-type semiconductor layer 4.例文帳に追加

微結晶相を含む非晶質薄膜からなるｐ型半導体層６とｉ型半導体層４との間に、１〜８nmの厚さの非晶質シリコンオキサイドのｐ／ｉ界面層５を設ける。 - 特許庁

After forming a photoresist 3 on an n-type silicon substrate 1 having a P well region 2 formed thereon, an n-type region 4 and a p-type region 5 are formed by an ion implantation method to form a photodiode.例文帳に追加

Ｐウェル領域２が形成されたＮ型シリコン基板１上にフォトレジスト３を形成した後、イオン注入法によりＮ型領域４およびＰ型領域５を形成してフォトダイオードを形成する。 - 特許庁

The method for growing the n-type silicon single crystal of P-dope by CZ method is characterized by using a raw material melt having at least one of Ga, In or Al initially added as the secondary dopant to P as a main dopant.例文帳に追加

ＣＺ法によりＰドープのｎ型シリコン単結晶を育成する際に、主ドーパントであるＰに対する副ドーパントとしてＧａ、Ｉｎ又はＡｌの少なくとも１種を初期添加した原料融液を使用する。 - 特許庁

After etching off the polysilicon film 4 in the p-type MOS area A by a prescribed thickness, a resist 10 for gate pattern is formed and the gate electrodes of a p-type MOS and an n-type MOS are formed by anisotropic etching.例文帳に追加

ｐＭＯＳ領域Ａのポリシリコン膜４を所定の厚さ分だけエッチング除去した後、ゲートパターンのレジスト１０を形成し異方性ドライエッチングによりｐＭＯＳとｎＭＯＳのゲート電極１１，１２を形成する。 - 特許庁

An N+ buried diffusion area 3 is formed between a P- silicon substrate 1 and an N- epitaxial layer 2 and a P+ buried diffusion area 4 is formed between the N+ buried diffusion area 3 and the N- epitaxial layer 2.例文帳に追加

Ｐ−シリコン基板１とＮ−エピタキシャル層２との間には、Ｎ＋埋め込み拡散領域３が形成され、Ｎ＋埋め込み拡散領域３とＮ−エピタキシャル層２との間には、Ｐ＋埋め込み拡散領域４が形成されている。 - 特許庁

The trench structure 7 is formed by forming a trench and then by forming a high-concentration p^+ type region on the sidewall or by burying p^+ type doped polysilicon or an insulator into the trench.例文帳に追加

該トレンチ構造７は、トレンチを形成した後に、その側壁に高濃度ｐ^＋型領域を形成するか、若しくは、該トレンチ内部にｐ^＋型にドープしたポリシリコンまたは絶縁物を埋め込むことで形成する。 - 特許庁

The semiconductor device comprises: a silicon substrate 1 whose plane orientation is (110); and a p-channel type field effect transistor formed in a p-MIS region 1B.例文帳に追加

本発明の半導体装置は、面方位が（１１０）のシリコン基板１と、ｐＭＩＳ領域１Ｂに形成されたｐチャネル型電界効果トランジスタを有する。 - 特許庁