「PHY」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The processor automatically configures each PHY, stores the PHY configuration information on a memory.例文帳に追加

そして、プロセッサは、各ＰＨＹを自動的にコンフィギュレーションし、メモリにそのＰＨＹコンフィギュレーション情報を記憶する。 - 特許庁

The PHY, downlink bridge processing section, and uplink bridge processing section can operate in either a low consumption power operation mode or a normal operational mode.例文帳に追加

PHY、下りブリッジ処理部及び上りブリッジ処理部は、低消費電力動作モード及び通常動作モードの何れのモードでも動作可能である。 - 特許庁

The communication terminal device includes a light IF (InterFace) 34, a PON-LSI 32, a PHY 30, a timer 18, a power supply control section 20, power supply switches 24, 26 and 28, and a power supply 22.例文帳に追加

光IF 34と、PON-LSI 32と、PHY 30と、タイマー18と、電源制御部20と、電源スイッチ24、26及び28と、電源22とを具えて構成されている。 - 特許庁

If the desired PER characteristics can be acquired, it is judged whether or not the characteristics can be acquired when the communication is performed in PHY(k+1, RA[J, k+1]).例文帳に追加

所望のＰＥＲ特性が得られる場合には、通信をPHY（k+1,RA[j,k+1]）にて行った場合に所望の特性が得られるかどうかを判断する。 - 特許庁

One port of the built-in PHY 102 and one port of the external PHY 105 are connected by wiring on the commodity mounting board 100.例文帳に追加

内蔵ＰＨＹ１０２の１つのポートと外付けＰＨＹ１０５の１つのポートは、互いに商品実装基板１００上の配線にて接続される。 - 特許庁

A subscriber-side terminal device includes an optical IF 34, a PON-LSI 32, a PHY 30, a timer 18, a power supply control part 20, power switches (24, 26 and 28), and a power supply 22.例文帳に追加

光IF 34、PON-LSI 32、PHY 30、タイマー18、電源制御部20、電源スイッチ（24、26、28）、及び電源22を具えて構成されている。 - 特許庁

Each of the PHY device identification circuits 41-1-41-n informs corresponding ATM cell monitor circuits 42-1-42-n about the identification result of the PHY device.例文帳に追加

ＰＨＹデバイスの識別結果はそれぞれ、対応するＡＴＭセル監視回路４２−１〜４２−ｎに通知される。 - 特許庁

A line monitoring request part 3 requests PHY access from a PHY access control part 6 so as to monitor a line.例文帳に追加

回線監視要求部３は回線の監視を行うために、ＰＨＹアクセス制御部６にＰＨＹアクセスを要求する。 - 特許庁

If the desired PER characteristics can be acquired, communication is performed in a transmission rate of PHY(k+1, RA[j, k+1])(steps 302-306).例文帳に追加

所望のＰＥＲ特性が得られる場合には、伝送レートをPHY（k+1,RA[j,k+1]）にして通信を行う（ステップ３０２〜３０６）。 - 特許庁

Each PHY packet is sent to a receiver in one transmission time interval.例文帳に追加

各ＰＨＹパケットは１つの送信時間間隔中で受信機に送られる。 - 特許庁

Communication interface device 11 has a PHY processing part 12 and a LINK processing part 13, the PHY processing part 12 has a cable IF 14, an arbitration 15 and a 1st PHY/LINK IF 16 inside itself, and the LINK processing part 13 has a 2nd PHY/LINK IF 17.例文帳に追加

通信インタフェース機器１１は、ファイ処理部１２及びリンク処理部１３を備え、ファイ処理部１２は内部にケーブルＩＦ部１４、アービトレーション部１５及び第１ファイ／リンクＩＦ部１６を設けており、リンク処理部１３は第２ファイ／リンクＩＦ部１７を設ける。 - 特許庁

A selection PHY determining circuit 120 selects one PHY layer device from a plurality of PHY layer devices based on the order of priority (weighting coefficient) being set in the PHY_weight register 140 and the wait time being counted by the Wait_time counter 150.例文帳に追加

選択ＰＨＹ決定回路１２０は、ＰＨＹ＿ｗｅｉｇｈｔレジスタ１４０に設定されている優先順位（重み係数）と、Ｗａｉｔ＿ｔｉｍｅカウンタ１５０が計数している待ち時間とに基づいて、複数のＰＨＹレイヤデバイスから１個のＰＨＹレイヤデバイスを選択する。 - 特許庁

The PHY access control part 6 controls the PHY access request by the line monitoring request part 3 to access a PHY 20, and transmits read data of a PHY management register for access request information to the line monitoring request part 3 and a line state decision part 4.例文帳に追加

ＰＨＹアクセス制御部６は、回線監視要求部３からのＰＨＹアクセス要求を制御してＰＨＹ２０に対してアクセスを行うとともに、アクセス要求情報に対するＰＨＹマネジメントレジスタのリードデータを、回線監視要求部３、回線状態判定部４に送信する。 - 特許庁

Processor of SAS controller associates PHY with a port having a higher level communication mechanism, for example, associates PHY 304, 306 with a port 316, associates PHY 308 with a port 318, or associates PHY 310, 312, 314 with a port 320.例文帳に追加

ＳＡＳコントローラのプロセッサが、ＰＨＹを高レベル通信機構を有するポートに関連づけ、例えば、ＰＨＹ３０４、３０６をポート３１６に関連づけ、ＰＨＹ３０８をポート３１８に関連づけ、ＰＨＹ３１０、３１２、３１４をポート３２０に関連づける。 - 特許庁

It is judged whether or not desired PER characteristics can be acquired when communication is continued by a transmission mode PHY(k, RA[j, k]) used last time, and if the desired PER characteristics cannot be acquired, communication is performed in a transmission rate of PHY(k-1, RA[j, k-1])(steps 300-303).例文帳に追加

前回用いられた伝送モードPHY（k,RA[j,k]）で通信を続けた場合に所望のＰＥＲ特性が得られるか否かを判断し、所望のＰＥＲ特性が得られない場合には、伝送レートをPHY（k-1,RA[j,k-1]）にして通信を行う（ステップ３００〜３０３）。 - 特許庁

The processor, in the event a status of the PHY is modified, configures the PHY again according to the PHY configuration information stored in the memory.例文帳に追加

該ＰＨＹの状態変更イベントが生じた場合に、メモリに記憶されたＰＨＹコンフィギュレーション情報に基づき、該ＰＨＹを再度コンフィギュレーションする。 - 特許庁

When not communicating, the device 11 outputs an operation stop signal from the 2nd PHY/LINK IF 17 to the arbitration 15 and the 1st PHY/LINK IF 16 to stop itself as well as stop operations of each of the arbitration 15 and the 1st PHY/LINK IF 16.例文帳に追加

非通信中は、第２ファイ／リンクＩＦ部１７からアービトレーション部１５及び第１ファイ／リンクＩＦ部１６へ作動停止信号を出力し、各部１５、１６の作動を停止させると共に、自身の作動も停止する。 - 特許庁

The MAC-PHY interfacing includes transmitting a PHY register address from a MAC to a PHY through a parallel data bus in an address phase, and transmitting write data from the MAC to the PHY through the parallel data bus or receiving read data output from the PHY through the parallel data bus by the MAC in a data phase.例文帳に追加

アドレスフェーズでＭＡＣが、ＰＨＹレジスタアドレスを、パラレルデータバスを介してＰＨＹに伝送する段階と、データフェーズでＭＡＣが、ライトデータを、パラレルデータバスを介してＰＨＹに伝送するか、またはＭＡＣが、ＰＨＹから出力されたリードデータを、パラレルデータバスを介して受信する段階と、を含むＭＡＣ−ＰＨＹインターフェース方法。 - 特許庁

Then, any section other than the MAC block 26 and the Eithernet (R) PHY 10 is initialized, and is controlled so that the output of the second clock generation part 14 can be supplied to the Eithernet (R) PHY 10, and then the MAC block 26 and the Eithernet (R) PHY 10 are initialized.例文帳に追加

次いでＭＡＣブロック２６、イーサネット（登録商標）ＰＨＹ１０以外の部分を初期化し、その後に第２のクロック生成部１４の出力がイーサネット（登録商標）ＰＨＹ１０に供給されるように制御し、その後にＭＡＣブロック２６、イーサネット（登録商標）ＰＨＹ１０を初期化する。 - 特許庁

To provide a circuit for ATM cell buffer by which ATM cells retained in an ATM layer are discharged when recovering a PHY layer from a fault, cells received by the PHY layer at this time are discarded and the PHY layer can be speedily started after recovery.例文帳に追加

ＰＨＹレイヤが障害から復旧するときに、ＡＴＭレイヤ内の滞留しているＡＴＭセルを排出させ、ＰＨＹレイヤがこのとき受け取ったセルを廃棄し、復旧後ＰＨＹレイヤを速やかに立ち上げることができるＡＴＭセルバッファの回路を提供する。 - 特許庁

In a transmission line terminating circuit of a radio base station device for mobile communication, an electrical signal (MII) between PHY and MAC is branched and a message on a transmission line is outputted in real time via a transmitting monitor PHY and a receiving monitor PHY.例文帳に追加

移動通信用無線基地局装置の伝送路終端回路において、ＰＨＹとＭＡＣ間の電気信号（ＭＩＩ）を分岐させ、送信モニタ用ＰＨＹ及び受信モニタ用ＰＨＹを介して伝送路上のメッセージをリアルタイムに出力する。 - 特許庁

Based on the destination ID of the communicating party and zone information (counted value of a Time/Zone counter 110) in the next transmission or reception, a selector 116 selects a PHY mode, to be used for that transmission from the PHY mode table 115 and sets the selected PHY mode to a packet compositing/decomposing processing section 118.例文帳に追加

セレクタ１１６は、次回送信または受信する際の通信相手の宛先ＩＤとゾーン情報（TimeZoneカウンタ１１０のカウント値）をもとに、その伝送で使用するＰＨＹモードをＰＨＹモードテーブル１１５から選択して、パケット合成・分解処理部１１８に設定する。 - 特許庁

To fairly select a PHY layer device in the order of priority that can be changed dynamically.例文帳に追加

動的に変更可能な優先順位でＰＨＹレイヤデバイスを公平に選択する。 - 特許庁

To facilitate the register test of a PHY layer device 1 and also to shorten the test time.例文帳に追加

ＰＨＹレイヤ・デバイス１のレジスタ試験を容易にし且つ試験時間を短縮することにある。 - 特許庁

This circuit (PHY) is operated as a repeater, after an available power is supplied through a cable.例文帳に追加

この回路（ＰＨＹ）は、ケーブルを通じて利用可能な電力を供給され、リピータとして動作する。 - 特許庁

To provide a simple method for matching duplex mode of PHY and MAC.例文帳に追加

ＰＨＹとＭＡＣのデュプレックスモードの整合をとるための簡易な手法を提供する。 - 特許庁

A multiplexer circuit 40 multiplexes TxCLAV signals outputted from a plurality of PHY #0-#N of a PHY 50, an ATM layer chip 10 receives the multiplexed signal, a latch circuit 30 latches a TxADDR signal of a selected transmission destination PHY by one cell time as a routing signal 7 to control a Banian routing circuit 20 so as to transmit transmission data 6 to a selected PHY.例文帳に追加

ＰＨＹ５０の複数のＰＨＹ＃０〜＃Ｎから出力されるＴｘＣＬＡＶ信号を、多重回路４０により多重してＡＴＭレイヤｃｈｉｐ１０に取り込み、選択された送信先ＰＨＹのＴｘＡＤＤＲ信号をラッチ回路３０により１セル時間ラッチし、それをルーティング信号７としてバニヤン型ルーティング回路２０を制御し、送信データ６を選択されたＰＨＹに送信する。 - 特許庁

The commodity-mounting board 100 is also mounted with an external PHY 105 having three ports.例文帳に追加

また、商品実装基板１００には３つのポートを持った外付けＰＨＹ１０５も実装されている。 - 特許庁

The CPU performs power-down control of PHY parts 2_1-2_n of the port not in use during interruption.例文帳に追加

ＣＰＵは、割込みがあったとき、不使用になったポートのＰＨＹ部２_1〜２_nのパワーダウン制御を行う。 - 特許庁

SYSTEM AND METHOD FOR ENHANCING ENCODING GAIN PERFORMANCE IN GIGABIT PHY VITERBI DECODER例文帳に追加

キガビットＰＨＹビタビデコーダー内の符号化利得性能を改善するシステム及び方法 - 特許庁

An Ethernet transmission device 1 includes a PHY/MAC block 3 for transmitting/receiving a frame.例文帳に追加

イーサネット伝送装置１は、フレームの送受信を行うＰＨＹ・ＭＡＣブロック３を備える。 - 特許庁

SYSTEM AND METHOD FOR MONITORING CELL IN ATM APPARATUS OF MULTI-PHY DEVICE CONFIGURATION例文帳に追加

マルチＰＨＹデバイス構成のＡＴＭ装置におけるセルの監視システム及び監視方法 - 特許庁

A clock of 25 MHz is supplied to the PHY 103 from an oscillator 102.例文帳に追加

ＰＨＹ１０３には、発振器１０２から２５ＭＨｚのクロックが供給されている。 - 特許庁

To increase the number of PHY functions with a simple constitution to connect them to an ATM function.例文帳に追加

簡単な構成でＰＨＹ機能の数をより増大させてＡＴＭ機能に接続できること。 - 特許庁

An IEEE1394 physical layer circuit (PHY) is arranged in or near a female-type connector box.例文帳に追加

IEEE1394物理レイヤ回路（ＰＨＹ）は、メス型コネクタのボックスの中、若しくは、その近傍に配置される。 - 特許庁

Adding device miibus to the kernel config pulls in support for the generic miibus API and all of the PHY drivers, including a generic one for PHYs that are not specifically handled by an individual driver. 例文帳に追加

カーネルコンフィギュレーションに device miibus を追加することで、汎用 miibus API のサポートと、特定のドライバを必要としない場合に利用される汎用のものを含む すべての PHYドライバが導入されます。 - FreeBSD

A PHY_weight register 140 performs setting or changes the setting of each order of priority (weighting coefficient) of PHY layer devices PHY1 to PHYn according to input from the outside at an arbitrary point.例文帳に追加

ＰＨＹ＿ｗｅｉｇｈｔレジスタ１４０は、任意時での外部からの入力により、ＰＨＹレイヤデバイスＰＨＹ１、〜、ＰＨＹｎの各々の優先順位（重み係数）を設定、又は、設定変更する。 - 特許庁

When a MAC packet is too long to fit in one TC/PHY packet, the MAC packet is fragmented and the resultant multiple TC/PHY packets are preferably transmitted back-to-back within the same TDD frame.例文帳に追加

ＭＡＣパケットが長過ぎて１つのＴＣ／ＰＨＹパケットに適合しない時は、ＭＡＣパケットは断片化され、その結果としての多数のＴＣ／ＰＨＹパケットが同じＴＤＤフレーム内で背中合わせで送られることが好ましい。 - 特許庁

When a MAC packet is too long to fit in one TC/PHY packet, the MAC packet is fragmented and the resultant multiple TC/PHY packets are preferably transmitted back-to-back within the same TDD frame.例文帳に追加

ＭＡＣパケットが長すぎて１つのＴＣ／ＰＨＹパケットに適合しない時は、ＭＡＣパケットはばらばらにされ、その結果としての多数のＴＣ／ＰＨＹパケットが同じＴＤＤフレーム内で背中合わせで送られることが好ましい。 - 特許庁

To prevent processing timing deviation which may be possible to occur between a PHY layer and a MAC layer when synchronization processing for synchronism between base stations is performed in a PHY processing apparatus.例文帳に追加

ＰＨＹ処理装置で基地局間同期のための同期処理を行った場合に、ＰＨＹ層とＭＡＣ層との間で発生するおそれのある処理タイミングのずれを防止する。 - 特許庁

To suppress drop in the processing capability of a management terminal (for example, a wireless access point (a wireless AP)) by accurately stopping error processing even if a PHY (a physical layer) error occurs in a burst manner during the execution of PHY error processing.例文帳に追加

ＰＨＹ（物理層）エラー処理実施中にバースト的にＰＨＹエラーが発生しても、エラー処理を的確に停止し、管理端末（例えば、無線アクセスポイント（無線ＡＰ））の処理能力の低下を抑制する。 - 特許庁

A transmitter generates MUX-PDUs for a plurality of media streams based on a fixed PHY packet size such that all or a substantial percentage of the MUX-PDUs conform to the PHY packet size.例文帳に追加

すべてまたはかなりの割合の複数のＭＵＸ−ＰＤＵがＰＨＹパケットサイズに適合するように、送信機が、固定ＰＨＹパケットサイズに基づいて、複数のメディアストリームに対してＭＵＸ−ＰＤＵを発生させる。 - 特許庁

The timer outputs, to the power supply control section, an operation time information signal 19 giving an instruction of a power supply time zone and a power non-supply time zone for the light IF, the PON-LSI and the PHY.例文帳に追加

タイマーは、光IF、PON-LSI及びPHYに対する電力供給時間帯及び電力非供給時間帯を指示する動作時刻情報信号19を電源制御部に対して出力する。 - 特許庁

Each of PHY device identification circuits 41-1-41-n identifies corresponding PHY devices 10-1-10-n on the basis of an enable signal (RX-ENB #1-#n) of a common connection UTOPIA bus 20.例文帳に追加

各ＰＨＹデバイス識別回路４１−１〜４１−ｎでは、共通接続のＵＴＯＰＩＡバス２０のイネーブル信号（ＲＸ＿ＥＮＢ＃１〜＃ｎ）より、対応するＰＨＹデバイス１０−１〜１０−ｎの識別を行う。 - 特許庁

Extracted moving image data are transmitted via a 1394 bus by a Link block 72, the PHY block 74 and a Link/PHY block 74 to a television 90 and reproduced.例文帳に追加

抽出された動画データは、Ｌｉｎｋブロック７２，ＰＨＹブロック７４，Ｌｉｎｋ・ＰＨＹブロック７４による１３９４バスを介してテレビジョン９０に伝送され再生される。 - 特許庁