「Pch」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a method and an apparatus for transmitting paging information to a User Equipment (UE) in CELL_PCH (Cell Paging Channel) state in a wireless communication system network in order to prevent the UE from failing to receive the incoming paging information.例文帳に追加

ＵＥ（ユーザー端末）で着信ページング情報を受け損なうことを避けるために、無線通信システムのネットワークにおいてページング情報をＣＥＬＬ＿ＰＣＨ（セルページングチャネル）状態のＵＥに送信する方法及び装置を提供する。 - 特許庁

Even when the voltage of a power source 4 is dropped and an enhancement type Pch transistor 51 and an enhancement type Nch transistor 52 constituting the inverter 22 can not operate, the output 102 of this circuit can be set at an L level.例文帳に追加

電源４の電圧が低下してインバータ２２を構成するエンハンスメント型Ｐｃｈトランジスタ５１とエンハンスメント型Ｎｃｈトランジスタ５２が動作できなくなっても回路の出力１０２をＬレベルとすることができる。 - 特許庁

In this system, common rail pressure Pch just before the fuel injection, and a furl supply quantity from a common rail conformed to a pressure dropping quantity Pc produced in a while before and after the fuel injection both are sought from the preset first map data.例文帳に追加

燃料噴射の直前におけるコモンレール圧力Ｐｃｈと，燃料噴射の前後の間で生じたコモンレールの圧力降下量ΔＰｃに対応したコモンレールからの燃料供給量が，予め決められた第１マップデータから求められる。 - 特許庁

At least two pairs of voltage controlled oscillators each include an LC resonance circuit formed on a semiconductor substrate and including a three-terminal inductor or a two-terminal inductor and continuous variable capacitance and an amplifier including an Nch transistor or including an Nch transistor and a Pch transistor.例文帳に追加

半導体基板に形成された、３端子インダクタまたは２端子インダクタ、及び連続可変容量を有するＬＣ共振回路と、Ｎｃｈトランジスタ、またはＮｃｈトランジスタ及びPｃｈトランジスタを有する増幅器とを含む電圧制御発振器を少なくとも２組備える。 - 特許庁

To provide a PHS (Personal Handy-phone System) radio communication system with a mechanism in which no waiting time is generated in incoming call message channels (PCH) (paging channel) for individually calling each radio slave unit, even when individual incoming calls are generated for a plurality of radio slave units constituting the same incoming call group.例文帳に追加

同一の着信群を構成する複数の無線子機に対する個別の着信が発生する場合であっても、それぞれの無線子機を個別に呼び出すための着呼メッセージチャンネル（ＰＣＨ）に待ち合わせが生じてしまうことがない仕組みを有するＰＨＳ無線通信システムを提供する。 - 特許庁

A first embodiment involves a UE physical layer L1, that is configured for interpreting a paging indicator (PI) to activate a preset decoding setting to process paging data in a pre-specified paging channel (PCH).例文帳に追加

第１の実施形態は、ページングインジケータ（ＰＩ）を解釈して、事前設定されたデコード設定をアクチベートして事前指定されたページングチャネル（ＰＣＨ）におけるページングデータを処理するようにＵＥの物理層Ｌ１が設定されることに関する。 - 特許庁

The Pch MOS transistor PP1 and the Nch MOS transistor PN1 have the drive capability assisting function, wherein the transistors are turned "ON" on the basis of the control signal from the control circuit section in the operation of the output buffer circuit 3 to drive the output, in addition to an electrostatic preventive function for the output buffer circuit 3.例文帳に追加

Ｐｃｈ ＭＯＳトランジスタＰＰ１及びＮｃｈ ＭＯＳトランジスタは、出力バッファ回路３の静電防止機能の他に、出力バッファ回路３の動作時に制御回路部の信号にもとづいて、“ＯＮ”して出力をドライブする駆動能力補助機能を有する。 - 特許庁

When the engine revolution speed NE is within a given value range (NEL, NEH) during engine cranking, the sensor output of the cylinder inner pressure in a compression process is stored as cylinder inner pressure PCYLSiH (S23, S24) at a high-pressure side corresponding to reference pressure PCH at the high-pressure side.例文帳に追加

機関のクランキング中であって機関回転数ＮＥが所定範囲（ＮＥＬ，ＮＥＨ）内にあるときに、圧縮行程における筒内圧センサの出力が、高圧側基準圧ＰＣＨに対応する高圧側筒内圧ＰＣＹＬＳｉＨとして記憶される（Ｓ２３，Ｓ２４）。 - 特許庁

A Pch transistor 24 is inserted between a power supply line 20 and a signal line 14 and an Nch transistor 25 is inserted between a ground line 22 and the signal line 14, and the gate voltages of the transistors 24 and 25 are controlled by a changeover circuit 17.例文帳に追加

電源配線２０と信号配線１４との間にＰｃｈトランジスタ２４を設け、グランド配線２２と信号配線１４との間にＮｃｈトランジスタ２５を設け、各トランジスタ２４，２５のゲート電圧を切り替え回路１７により制御する。 - 特許庁

A voltage-current converting circuit 4 is constituted in the form of a differential amplifier composed of Pch MOS transistors MP8 and MP9, and the differential amplifier composed of the transistors MP8 and MP9 is connected to a power supply voltage via a constant-current circuit I3.例文帳に追加

電圧−電流変換回路４は、Ｐｃｈ型ＭＯＳトランジスタＭＰ８，ＭＰ９から構成される差動アンプ形式に構成したものであり、Ｐｃｈ型ＭＯＳトランジスタＭＰ８，ＭＰ９から構成される差動アンプは、定電流回路Ｉ３を介して電源電圧に接続されている。 - 特許庁

To provide a protocol processor for a mobile communication system where processing sections for an overhead channel, that is, ACH, PCH and CCCH are installed in a base station and a MAC structure for a dedicated channel, that is, SCH, FCH and DCCH is placed to an SDU section of a control station.例文帳に追加

オーバヘッドチャネル（Overhead Channel）、即ちＡＣＨ、ＰＣＨ及びＣＣＣＨの処理部分は基地局に設置し、指示チャネル（Dedicated Channel）、即ち上述したＳＣＨ、ＦＣＨ、ＤＣＣＨに対するＭＡＣ構造は制御局のＳＤＵ部分に位置させる移動通信システムのプロトコル処理装置を提供する。 - 特許庁

The first differential amplification section 11 is provided with Nch MOS transistors NT1 and NT2 forming a differential pair, and the second differential amplification section 12 is provided with a constant current source 14 and Pch MOS transistors PT1 and PT2 forming a differential pair.例文帳に追加

第１の差動増幅部１１には差動対をなすＮｃｈ ＭＯＳトランジスタＮＴ１及びＮＴ２が設けられ、第２の差動増幅部１２には差動対をなす定電流源１４とＰｃｈ ＭＯＳトランジスタＰＴ１及びＰＴ２が設けられる。 - 特許庁

Even when a charge stored in a bootstrap capacitor for turning on the power supply side Nch MOSFET is insufficient to turn on the Nch MOSFET, the Pch MOSFET can be turned on to perform power amplification and enable the driving signal to be output.例文帳に追加

こうすれば、電源側のＮｃｈＭＯＳＦＥＴをＯＮにするためのブートストラップコンデンサーに蓄えられた電荷が不足してＮｃｈＭＯＳＦＥＴをＯＮにすることができない場合でも、ＰｃｈＭＯＳＦＥＴをＯＮにすることで電力増幅を行うことができ、駆動信号を出力することが可能となる。 - 特許庁

A control section 107 transmits a PCH all at once together with a base station apparatus belonging to the same paging area and transmits a BCCH and an IRCH individually at transmission timing different from the base station apparatus belonging to the same paging area to constitute an LCCH.例文帳に追加

制御部１０７は、ＰＣＨを同じページングエリアに属する基地局装置とともに一斉に送信し、ＢＣＣＨとＩＲＣＨを同じページングエリアに属する基地局装置と異なる送信タイミングで個別に送信してＬＣＣＨを構成する。 - 特許庁

The scan flip-flops 1a-1c having a scan output signal cut-off function have, a scan flip flop 10; an Nch insulation gate type field effect transistor NT1, and a Pch insulation gate type field effect transistor PT1.例文帳に追加

スキャン出力信号遮断機能付きスキャンフリップフロップ１ａ乃至１ｃには、スキャンフリップフロップ１０、Ｎｃｈ絶縁ゲート型電界効果トランジスタＮＴ１、及びＰｃｈ絶縁ゲート型電界効果トランジスタＰＴ１が設けられる。 - 特許庁

Not only a period in which PCH (call information) can be received through a control channel for base station communication but also a period in which a synchronizing signal can be received from a call originating mobile station through a control channel for direct communication are provided by shortening the sleep (nonreceiving states) of the mobile stations.例文帳に追加

移動局のスリープ状態（受信していない状態）を短くし、基地局通信用制御チャネルでＰＣＨ（呼出情報）を受信することができる期間だけでなく、直接通信用制御チャネルで発信移動局から同期信号を受信することができる期間を設ける。 - 特許庁

The differential amplification circuit 15 is provided with a differential amplifier and a current mirror circuit (Nch MOS TRs M6 and M7 and Pch MOS TRs M8 and M9) which transmits the output of this differential amplifier, and this current mirror circuit has a diode D1 which gives an offset voltage to the differential amplifier correspondingly to the temperature change.例文帳に追加

差動増幅回路１５は、差動増幅器とこの差動増幅器の出力を伝達するカレントミラー回路とを備え、このカレントミラー回路が、温度変化に対応して差動増幅器にオフセット電圧を与えるダイオードＤ１を有している。 - 特許庁

Each load control part 1 monitors the voltage (voltage at the operation point of the differential delay cell) in between the drain of the Pch MOS transistor PMT 12 and the drain of the Nch MOS transistor NMT 12 through the use of an ADC and a comparing part, and corrects the voltage of the operation point.例文帳に追加

負荷制御部１は、ＡＤＣ及び比較部を用いて、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１２のドレインとＮｃｈ ＭＯＳトランジスタＮＭＴ１２のドレインの間の電圧（差動遅延セルの動作点の電圧）をモニターし、動作点の電圧を補正する。 - 特許庁

To provide a transmission method of an overhead message which shortens time transmitted to an idle state of a mobile station and access hand- off time by changing a period to transmit an OHM in compliance with a state of traffic of a PCH.例文帳に追加

ＰＣＨのトラヒックの状態に応じてＯＨＭを送信する周期を変えることにより移動局のアイドル状態へ遷移する時間とアクセスハンドオフ時間を短縮するオーバーヘッドメッセージの送信方法を提供する。 - 特許庁

The reference voltage generating circuit 10 has the Nch transistor HN1 connected in a source follower and a pair of Pch transistors HP1 and HP2 connected in series between a source and ground of the Nch transistor HN1.例文帳に追加

基準電圧発生回路１０は、ソースフォロワ接続されたＮｃｈトランジスタＨＮ１と、このＮｃｈトランジスタＨＮ１のソースとＧＮＤとの間に直列接続された一対のＰｃｈトランジスタＨＰ1およびＨＰ２とを有している。 - 特許庁

A Pch transistor TP101 inserted between the set input terminal S and a high potential side power source and an Nch transistor TN101 inserted between a reset input terminal R and a low potential side power source are controlled by a set signal input terminal SETN.例文帳に追加

セット入力端子Ｓと高電位側電源との間に挿入したＰｃｈトランジスタＴＰ１０１とリセット入力端子Ｒと低電位側電源との間に挿入したＮｃｈトランジスタＴＮ１０１をセット信号入力端子ＳＥＴＮによって制御する。 - 特許庁

This voltage generating circuit 30 is provided with a differential amplifier circuit 1, Nch MIS transistors NT1-3, Nch MIS transistors NT11-13, and Pch MIS transistors PT11-13, resistances R_A1-R_A4, and resistances R_S1-R_S4.例文帳に追加

電圧発生回路３０には、差動増幅回路１、Ｎｃｈ ＭＩＳトランジスタＮＴ１乃至３、Ｎｃｈ ＭＩＳトランジスタＮＴ１１乃至１３、Ｐｃｈ ＭＩＳトランジスタＰＴ１１乃至１３、抵抗Ｒ_Ａ１乃至Ｒ_Ａ４、及び抵抗Ｒ_Ｓ１乃至Ｒ_Ｓ４が設けられる。 - 特許庁

A digital power amplifier for power-amplifying the modulated signal has a push-pull connection of two N channel (hereinafter abbreviated to ch) MOSFETs between a power supply and a ground, and a parallel connection of a Pch MOSFET to the power supply side Nch MOSFET.例文帳に追加

変調信号を電力増幅するデジタル電力増幅器では、電源とグランドとの間で２つのＮチャンネル（以下ｃｈ）ＭＯＳＦＥＴをプッシュ・プル接続し、更に、電源側のＮｃｈＭＯＳＦＥＴに対して並列にＰｃｈＭＯＳＦＥＴを接続する。 - 特許庁

The analog switching circuit is configured with Nch-MOS transistors(TRs) 2a, 2b with a high drain-source breakdown voltage BVDS, a low gate-source breakdown voltage BVGS and a low threshold voltage VT and with a Pch-MOS TR 2c with high BVDS and BVGS.例文帳に追加

ドレイン・ソース間耐圧ＢＶＤＳが高く、ゲート・ソース間耐圧ＢＶＧＳが低く、しきい値電圧ＶＴが低いＮｃｈ−ＭＯＳトランジスタ２ａ，２ｂと、ＢＶＤＳ，ＢＶＧＳが高いＰｃｈ−ＭＯＳトランジスタ２ｃとでアナログスイッチ回路が構成される。 - 特許庁

This clamp circuit 11 which is used for the feedback system of an amplifier circuit is provided with a first circuit constituted of an Nch transistor 14 and a second circuit constituted of a Pch transistor 15 as the output means of the clamp circuit 11, and further with switch means 24 and 25 for selecting either the first circuit or the second circuit according to a reference voltage value.例文帳に追加

増幅回路のフィードバック系に用いられるクランプ回路において、クランプ回路１１の出力手段として、Ｎｃｈトランジスタ１４で構成される第１の回路とＰｃｈトランジスタ１５で構成される第２の回路とを有し、基準電圧値によって前記第１の回路または第２の回路のどちらかを選択して適用するためのスイッチ手段２４，２５を有する。 - 特許庁

The protection circuit section 4 is provided between the output buffer circuit 3 and the output terminal PADO, and comprises: resistors R1 to R4; a Pch MOS transistor PP1 the gate and the source of which are connected via a resistor R1; and a Nch MOS transistor PN1 the gate and the source of which are connected via a resistor R3.例文帳に追加

保護回路部４は、出力バッファ回路３と出力端子ＰＡＤＯの間に設けられ、抵抗Ｒ１乃至Ｒ４、抵抗Ｒ１によりゲートとソースが接続されたＰｃｈ ＭＯＳトランジスタＰＰ１、及び抵抗Ｒ３によりゲートとソースが接続されたＮｃｈ ＭＯＳトランジスタＰＮ１から構成されている。 - 特許庁

Input voltage Vin input from a DC power unit 1 generates pulsation voltage by on/off controlling Pch-MOSFETs S1, S2, smoothing generation is processed while on/off controlling MOSFETs S3, S4 with this pulsation voltage serving as an input, so as to output fixed output voltage to a load.例文帳に追加

直流電源１から入力される入力電圧Ｖｉｎを、Ｐｃｈ−ＭＯＳＦＥＴＳ１，Ｓ２をオンオフ制御することで脈動電圧を生成し、この脈動電圧を入力とし、ＭＯＳＦＥＴＳ３、Ｓ４をオンオフ制御すると共に、平滑化処理を行うことで、一定の出力電圧を負荷へと出力する。 - 特許庁

In a delay circuit 52 constituted by series connection of inverters 521-1 to 521-n, optional delay time is set even if the number of stages n of the inverters is not changed by differentiating size ratio WN/WP of an Nch transistor and a Pch transistor constituting the inverters 521 at stages before and after the inverters 521-1 to 521-n and optionally setting the size ratio WN/WP.例文帳に追加

インバータ５２１−１〜５２１−ｎが直列接続されてなる遅延回路５２において、インバータ５２１を構成するＮｃｈトランジスタとＰｃｈトランジスタのサイズ比ＷＮ／ＷＰを、インバータ５２１−１〜５２１−ｎの前後の段で異ならせ、当該サイズ比ＷＮ／ＷＰを任意に設定することにより、インバータの段数ｎを変えなくても、任意の遅延時間を設定可能にする。 - 特許庁

The voltage control section 20 outputs bias voltage Vb2 which makes a variance amount of voltage between gate and source of Nch MOS transistors of a difference pair equal to the variance amount of voltage between gate and source of the Pch MOS transistor of the difference pair, to a gates of the Nch MOS transistors which are bias current sources of the Nch side.例文帳に追加

電圧制御部２０は差動対をなすＮｃｈ ＭＯＳトランジスタのゲート−ソース間電圧の変化量を、差動対をなすＰｃｈ ＭＯＳトランジスタのゲート−ソース間電圧の変化量と等しくするバイアス電圧Ｖｂ２をＮｃｈ側のバイアス電流源であるＮｃｈ ＭＯＳトランジスタのゲートに出力する。 - 特許庁

In a semiconductor device wherein a Q output terminal part of an RS flip flop circuit and an input terminal part of a NOR circuit consisting of a Pch MOS transistor and an Nch MOS transistor are connected, a flip flip is provided which has a circuit for stopping the output terminal part from having an H output when turning on the circuit power source Vcc.例文帳に追加

ＲＳフリップフロップ回路のＱ出力端子部と、ＰｃｈＭＯＳトランジスタとＮｃｈＭＯＳトランジスタとで構成されるＮＯＴ回路の入力端子部とを接続した半導体装置において、回路電源Ｖｃｃ投入時に前記出力端子部がＨ出力となるのを阻止する回路を備えたことを特徴とするフリップフロップを提供する。 - 特許庁

A mobile telephone terminal to move along an automobile toll road 10 together with a vehicle V1 sets the receiving space of the paging channel PCH to an automobile road receiving space which is different from as usual based on a present position of the mobile telephone terminal, an area-base station correspondence map and a moving speed of the mobile telephone terminal.例文帳に追加

自動車Ｖ１とともに自動車有料道路１０に沿って移動する携帯電話端末は、携帯電話端末の現在位置、エリア−基地局対応マップ、及び携帯電話端末の移動速度に基づいて、ページングチャネルＰＣＨの受信間隔を、通常時とは異なる自動車道路用受信間隔に設定する。 - 特許庁

The potential of the voltage source VCC is compared with the potential of an LCD power source VLCD, the higher potential is selected as a power source VCCMAX and fed to the substrate potentials of Pch transistors 5, 7, 14 and 16, and a control signal converted into the voltage level of the power source VCCMAX is inputted to the gates of the transistors 5, 7, 14 and 16.例文帳に追加

電圧源ＶＣＣの電位とＬＣＤ電源ＶＬＣＤの電位を比較して高い方を電源ＶＣＣＭＡＸとして選択してＰｃｈトランジスタ５，７，１４，１６の基板電位に供給し、Ｐｃｈトランジスタ５，７，１４，１６のゲートには電源ＶＣＣＭＡＸの電圧レベルに変換した制御信号が入力されるように構成した。 - 特許庁

The buffer circuit comprises a first flip flop for synchronously outputting an impedance code to a Pch driver circuit in a pre-driver circuit with externally fed data signals, and a second flip flop for outputting an impedance code to an Nch driver circuit, in the pre-driver circuit synchronously with externally fed data signals.例文帳に追加

外部から供給されるデータ信号に同期してインピーダンスコードをプリドライバ回路のＰｃｈ駆動回路へ出力する第１のフリップフロップと、外部から供給されるデータ信号の同期してインピーダンスコードをプリドライバ回路のＮｃｈ駆動回路へ出力する第２のフリップフロップとを有する構成とする。 - 特許庁

The Pch insulation gate type field effect transistor PT1 is provided between a high-potential side power supply VDD, and the Nch insulation gate type field effect transistor NT1, is turned on, when the test enable signal Test Enable has been disabled and sets an SO port to a "High" level.例文帳に追加

Ｐｃｈ絶縁ゲート型電界効果トランジスタＰＴ１は高電位側電源ＶＤＤとＮｃｈ絶縁ゲート型電界効果トランジスタＮＴ１の出力側の間に設けられ、テストイネーブル信号Ｔｅｓｔ Ｅｎａｂｌｅがディセーブル状態のときにオンし、ＳＯポートを“Ｈｉｇｈ”レベルに設定する。 - 特許庁

A data electrode driving circuit includes a forcibly resetting Pch transistor 10 which applies a voltage capable of rewriting display contents on a cholesteric liquid crystal panel to the data electrode of the cholesteric liquid crystal panel, separately from a transistor 9 for normal operation, and furthermore, a forcibly resetting Nch transistor for applying a ground to a scan electrode is provided.例文帳に追加

通常作動用トランジスタ９とは別に、コレステリック液晶パネルの表示内容を書き換え可能な電圧を、コレステリック液晶パネルのデータ電極に印可する強制リセット用Ｐchトランジスタ１０をデータ電極駆動回路に設け、また、グラウンドを走査電極に印加する強制リセット用Ｎchトランジスタを設けた。 - 特許庁

As for the reference voltages separated by the selector circuit 39, one of the reference voltage is selected from the high voltage side reference voltages by a Pch-arranged converter part of a D-A converter circuit 37 and outputted as a gradation display voltage, and one of the reference voltage is selected from the low voltage side reference voltages by a Nch-arranged converter part and outputted as a gradation display voltage.例文帳に追加

セレクタ回路３９によって分離された基準電圧は、高電圧側の基準電圧がＤＡ変換回路３７のＰｃｈ構成の変換部によって一つの基準電圧が選択されて階調表示用電圧として出力され、低電圧側の基準電圧がＮｃｈ構成の変換部によって一つの基準電圧が選択されて階調表示用電圧として出力される。 - 特許庁