「REG.」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

When the voltage Vo increases, the collector current in the transistor Q is generated, and the photo diode in the photo coupler PC becomes 'on', and the photo transistor becomes conductive, and the emitter current Id is flown to the CT terminal, and the width of the outputted pulses in SW-Reg is narrowed, and the output voltage Vo is lowered to the normal value.例文帳に追加

電圧Voの上昇でトランジスタＱのコレクタ電流が流れ、フォトカプラPCのフォトダイオードがオンし、フォトトランジスタが導通し、エミッタ電流IdがCT端子に流れ、SW-Regの出力パルスの幅が狭まり、出力電圧Voが正常値に下がる。 - 特許庁

When the terminal is connected to a third network when moved and a new address after the movement is imparted to the terminal, the terminal transmits a TA_REG_PORT including a transmitter address and port number and a receiver's address and port number in a data section through a new third router to the transfer agent.例文帳に追加

端末が、移動によって第３のネットワークに接続し、新たな移動後アドレスが端末に付与された際に、最初に、端末が、送信元アドレス及びポート番号と、相手方端末のアドレス及びポート番号とをデータ部に含むTA_REG_PORTを、移動後の第３のルータを介して、転送エージェントへ送信する。 - 特許庁

The address pattern generating device is constituted of pipeline switchers PSW1 to PSW4, a pipeline switching controller PSC, a X computing element XCal, a Y computing element YCal, registers X_Reg, Y_Reg, flip-flop X_Carry, Y_Carry.例文帳に追加

アドレスパターン発生装置は、パイプライン切換え器ＰＳＷ１〜ＰＳＷ４と、パイプライン切換え制御器ＰＳＣと、Ｘ演算器ＸＣａｌと、Ｙ演算器ＹＣａｌと、レジスタＸ＿Ｒｅｇ、Ｙ＿Ｒｅｇと、フリップフロップＸ＿Ｃａｒｒｙ、Ｙ＿Ｃａｒｒｙとから構成されている。 - 特許庁

The internal power voltage regulator derives a regulated internal power voltage VDD(REG) to be applied to the delay relating part from an external power voltage and is provided with at least one of circuit parts 140 and 170 to be supplied with a voltage other than the regulated internal power voltage.例文帳に追加

内部電源電圧レギュレータは、外部電源電圧から遅延関与部に加えられる調整後の内部電源電圧VDD(REG)を導出し、調整後の内部電源電圧以外の電圧が供給される少なくとも１つの回路部分140,170を含む。 - 特許庁

A control portion 72 judges whether all the formulae (1)-(3) are satisfied between detection values of a DC input voltage Vin, an input current Iin, and a DC output voltage Vout and a minimum regulation input voltage Vin(reg) stored in a memory 71, a reference input current Iin(ref), and a reference output voltage Vout(ref).例文帳に追加

制御部７２が、直流入力電圧Ｖin、入力電流Ｉinおよび直流出力電圧Ｖoutの検出値と、記憶部７１に記憶されている最低レギュレーション入力電圧Ｖin（reg）、基準入力電流Ｉin（ref）および基準出力電圧Ｖout（ref）との間で、（１）式〜（３）式をすべて満たすか否かを判定する。 - 特許庁

In the communication information processing method, communication state is determined at first by detecting the fact that an auto-negotiation code set is included in a received signal, and when auto-negotiation communication state is determined, the value of /Config_Reg/ included in the received auto-negotiation code set and encoding a set register value is read out from the received signal.例文帳に追加

この通信情報処理方法は、まず、受信信号にオートネゴシエーション符号セットが含まれることを検出して通信状態の判定を行い、オートネゴシエーション通信状態と判定された時に、受信したオートネゴシエーション符号セットに含まれる、設定レジスタ値を符号化した/Config_Reg/の値を受信信号から読み取る。 - 特許庁

In this semiconductor device having the motor driver circuit 13 driven by a first power supply Vcc and the logic circuit 12 driven by a second power supply Vreg, logics of control signals GP1 to GP4 and GN1 to GN4 relative to the motor driver circuit 13 are forcedly determined by a buffer circuit 15a during a period when the voltage of the second power supply Vreg is not stable.例文帳に追加

本発明に係る半導体装置では、第１電源Ｖ_ccで駆動するモータドライバ回路１３と第２電源Ｖ_regで駆動するロジック回路１２とを有する半導体装置において、第２電源Ｖ_regの電圧値が安定しない期間にはモータドライバ回路１３に対する制御信号ＧＰ１〜ＧＰ４及びＧＮ１〜ＧＮ４の論理をバッファ回路１５ａによって強制的に確定させる構成としている。 - 特許庁

When a CPU 3 detects the fact that all ADPCM music waveform samples are read from the area A by monitoring a REG 10, long stream portions 2A are stored in the area A.例文帳に追加

エリアＡから全てのＡＤＰＣＭ楽音波形サンプルが読み出されたことをＣＰＵ３がＲＥＧ１０をモニタすることにより検出した際には、部分ロングストリーム２ＡをエリアＡに記憶する。 - 特許庁

The method for inhibiting T cell proliferation includes bringing T cells into contact with the T regulatory (T_reg) cells having the CD45RA^+ phenotype from human cord blood.例文帳に追加

Ｔ細胞を、ヒト臍帯血からのＣＤ４５ＲＡ^＋表現型を有するＴ調節性（Ｔ_ｒｅｇ）細胞と接触させることを含んでなるＴ細胞の増殖の抑制方法。 - 特許庁

The control register REG generates a large number of control signals CS_0, CSW_1, CSW_2 to CSW_N for controlling on-off of the large number of analog switches.例文帳に追加

制御レジスタＲＥＧは、多数のアナログスイッチのオン・オフを制御する多数の制御信号ＣＳ_0、ＣＳＷ_1、ＣＳＷ_2…ＣＳＷ_Nを生成する。 - 特許庁

The short circuit detecting circuit 10 detects output current IM1 of the voltage generating circuit REG for biasing a cell 3 of the selected word line LWL1.例文帳に追加

短絡検出回路（１０）は選択したワード線（ＬＷＬ１）のセル（３）をバイアスするために電圧発生回路（ＲＥＧ）の出力電圧（ＩＭ１）を検出する。 - 特許庁

After that, a distance between the glasses 20, 30 is shortened from the distance d1 to the distance d2, and a pressure in a region REG surrounded by the glasses 20, 30 and the ultraviolet curing resin 80 is set almost at the atmospheric pressure.例文帳に追加

その後、ガラス２０，３０間の距離を距離ｄ１から距離ｄ２へ短くしてガラス２０，３０および紫外線硬化樹脂８０によって囲まれた領域ＲＥＧ内の圧力を略大気圧に設定する。 - 特許庁

Thereafter, the WAIT_reg signal becomes Low and, even if the state of the bus master transitions to the next state before the registers 10-14 are held, the state after the transition is not output to the bus slave side.例文帳に追加

この後、ＷＡＩＴ＿ｒｅｇ信号がＬｏｗとなり、レジスタ１０〜１４がホールド状態となる前にバスマスタの状態が次の状態へと遷移しても、遷移後の状態はバススレーブ側へ出力されない。 - 特許庁

The short circuit detecting circuit 10 compares output current IM1 of the voltage generating circuit REG with the reference value Iref, and generates a short circuit digital signal Vo indicating whether short circuit is caused at an output or not.例文帳に追加

短絡検出回路（１０）は電圧発生回路（ＲＥＧ）の出力電流（ＩＭ１）を基準値（Ｉｒｅｆ）と比較して、出力で短絡の有無を表す短絡デジタル信号（Ｖｏ）を発生する。 - 特許庁

The non-volatile memory device integrates a memory cell array 2, a voltage generating circuit REG supplying operation voltage Vr to be adjusted to a ward line LWL1, and short circuit detecting circuit 10 in the same chip 100.例文帳に追加

不揮発性メモリ装置は同一チップ（１００）に、メモリセルのアレイ（２）と、選択したワード線（ＬＷＬ１）に被調整動作電圧（Ｖｒ）を供給する電圧発生回路（ＲＥＧ）と、短絡検出回路（１０）とを集積している。 - 特許庁

The receiver circuit (20) converts serialized data from a serial transmitter (1) into a data column, and the n pieces of register groups Reg shift the data column from the first to n-th (n is an integer of 2 or more) in this order.例文帳に追加

レシーバ回路（２０）は、シリアル送信器（１）からのシリアル化データをデータ列に変換し、ｎ個のレジスタ群Ｒｅｇは、第１から第ｎ（ｎは２以上の整数）までこの順にデータ列をシフトする。 - 特許庁

To provide an economical recycle event goods (REG) rental system which directly and indirectly contributes to preservation of successful global environment such as resource saving and energy saving.例文帳に追加

直接・間接的に省資源及び省エネルギーなど良好な地球環境保持に貢献する経済的なリサイクルイベントグッズ（ＲＥＧ）レンタルシステムを提供する。 - 特許庁

During processing for making the mode transition, mode changeover can be accomplished rapidly by using the data transfer channels (P4, P5) and by transferring inner information on the BCA between the BCA and the REG_FILE in parallel.例文帳に追加

モード移行を行う処理中に、データ転送経路（Ｐ４とＰ５）を用いて、ＢＣＡとＲＥＧ＿ＦＩＬＥの間でのＢＣＡの内部情報の転送を並行して行うことで高速にモード切替が可能となる。 - 特許庁

The semiconductor integrate circuit MPU comprises a large number of terminals T_0, T_1, T_2 to T_N; a large number of analog switches SW_0, SW_1, SW_2 to SW_N; an A/D converter ADC; and a control register REG.例文帳に追加

半導体集積回路ＭＰＵは、多数の端子Ｔ_0、Ｔ_1、Ｔ_2…Ｔ_N、多数のアナログスイッチＳＷ_0、ＳＷ_1、ＳＷ_2…ＳＷ_N、Ａ／Ｄ変換器ＡＤＣと、制御レジスタＲＥＧを具備する。 - 特許庁

To provide a method for readily, rapidly and highly sensitively measuring a regenerating islet-derived family, member 4 (regenerating gene type 4) mRNA (Reg IV mRNA) at a constant temperature by one step.例文帳に追加

Ｒｅｇｅｎｅｒａｔｉｎｇ ｉｓｌｅｔ−ｄｅｒｉｖｅｄ ｆａｍｉｌｙ， ｍｅｍｂｅｒ ４（ｒｅｇｅｎｅｒａｔｉｎｇ ｇｅｎｅ ｔｙｐｅ ４） ｍＲＮＡ（Ｒｅｇ ＩＶ ｍＲＮＡ）を一定温度かつ１段階で、簡便、迅速、高感度に測定する方法を提供する。 - 特許庁

The adjusting means REG includes negative feedback means for controlling an adjusting current IREG taken out from each component of the power signals II[1] and II[2] as functions of values of potentials V[1] and V[2] in the input of the conversion circuit.例文帳に追加

調整手段ＲＥＧは、電力信号ＩＩ[１]、ＩＩ[２]の各成分から取り出した調整電流ＩＲＥＧを、変換回路の入力における電位Ｖ[１]、Ｖ[２]の値の関数として制御する負帰還手段を含む。 - 特許庁

The regulation signal S_REG from the common mode feedback section 300 is fed back to a current source 400 of the signal amplification section 200 and a current source 500 of the common mode feedback section 300.例文帳に追加

コモンモードフィードバック部３００からの調整信号Ｓ_ＲＥＧが、信号増幅部２００の電流源４００およびコモンモードフィードバック部３００の電流源５００にフィードバックされている。 - 特許庁

A PMOS 31 is controlled by a detection voltage VD of a comparison result, and an internal power source voltage REG is adjusted such that the monitoring voltage VM becomes equal to the reference voltage REF.例文帳に追加

比較結果の検出電圧ＶＤでＰＭＯＳ３１が制御され、監視電圧ＶＭが基準電圧ＲＥＦに等しくなるように内部電源電圧ＲＥＧが調整される。 - 特許庁

When the NOP specification is set with the transfer set values read into the REG 201, the controller generates an NOP interrupt signal and ends the transfer process without performing the DMA transfer.例文帳に追加

REG２０１に読み込んだ転送設定値でＮＯＰ指定が行なわれている場合、ＮＯＰ割り込み信号を発生して当該のＤＭＡ転送を行なわずに転送処理を終了する。 - 特許庁

Additionally, for a 4R long jackpot game and a BIG jackpot game, an RD performance for a chance A is executed after the timing of the execution of the REG notification performance.例文帳に追加

また、４Ｒロング大当り遊技及びＢＩＧ大当り遊技であれば、ＲＥＧ報知演出が実行されるタイミングよりも後においては、チャンスＡ用ＲＤ演出を行わせる構成とした。 - 特許庁

During processing for performing mode transition, mode switching is allowed at high speed by performing transfer of internal information of the BCA in parallel between the BCA and the REG_FILE by using the data transfer paths (P4 and P5).例文帳に追加

モード移行を行う処理中に、データ転送経路（Ｐ４とＰ５）を用いて、ＢＣＡとＲＥＧ＿ＦＩＬＥの間でのＢＣＡの内部情報の転送を並行して行うことで高速にモード切替が可能となる。 - 特許庁

An output buffer 317 which outputs a system reference clock pulse output signal SysCLk_-SL to be supplied to the baseband LSI includes buffer circuits OB_-1, OB_-2, OB_-3, ..., OB_-n and a control register CNT_-REG.例文帳に追加

ベースバンドＬＳＩに供給されるシステム基準クロックパルス出力信号ＳｙｓＣＬｋ＿ＳＬを出力する出力バッファ３１７は、バッファ回路ＯＢ＿１、ＯＢ＿２、ＯＢ＿３…ＯＢ＿ｎと、制御レジスタＣＮＴ＿ＲＥＧとを含む。 - 特許庁

A conversion circuit for converting differential power signals II[1] and II[2] into differential output currents IC[1] and IC[2] includes conversion means CONV and input impedance adjusting means REG of the circuit connected to the conversion means CONV.例文帳に追加

差動電力信号ＩＩ[１]、ＩＩ[２]を差動出力電流ＩＣ[１]、ＩＣ[２]に変換する変換回路に関し、変換回路は変換手段ＣＯＮＶおよび変換手段ＣＯＮＶに接続された回路の入力インピーダンス用調整手段ＲＥＧを含む。 - 特許庁

The CPU 31 detects abnormality of the transferred data in the prescribed program area based on comparison of the addition results REG stored in the storage register 37 with addition results Kb that are preliminarily set in accordance with addition processing of the data in the program area.例文帳に追加

ＣＰＵ３１は、加算結果格納レジスタ３７に格納された加算結果ＲＥＧと、当該プログラム領域のデータの加算処理に対応して予め設定されている加算結果Ｋｂとの比較に基づき転送された所定プログラム領域のデータの異常を検出する。 - 特許庁

A comparator 24 decides whether or not at least of either PCFICH and PHICH is mapped to an REG remarked in the order of serial number out of REGs in a RE group to which serial numbers are given in order.例文帳に追加

コンパレータ２４は、ＲＥのグループであるＲＥＧであって、順に通し番号が付されているＲＥＧのうちの、通し番号の順に注目されたＲＥＧである注目ＲＥＧに、ＰＣＦＩＣＨまたはＰＨＩＣＨの少なくとも一方がマッピングされているか否かを判定する。 - 特許庁

When an interrupt is accepted, a CPU (2) uses a system stack pointer register (SSP) different from a stack pointer register (REG#n) so as to save a predetermined context, and determine an area that a storage protection part protects as a saving destination unconditionally without reference to an operation mode.例文帳に追加

割り込みを受け付けたときＣＰＵ（２）が所定のコンテキストの退避を行なうのに、スタックポインタレジスタ（ＲＥＧ＃ｎ）とは別のシステムスタックポインタレジスタ（ＳＳＰ）を用い、動作モードに拘わらず記憶保護部が保護する領域を一律に退避先とする。 - 特許庁

When b pieces of register groups Reg from the first to the b-th (b is an integer which satisfies b<n) shift the data column, the header detection circuit (21) detects the header of the data column, and outputs the detection result to the data processing parts (22 to 29).例文帳に追加

ヘッダー検出回路（２１）は、ｎ個のレジスタ群Ｒｅｇのうちの、第１から第ｂ（ｂは、ｂ＜ｎを満たす整数）までのｂ個のレジスタ群Ｒｅｇがデータ列をシフトしたときに、データ列のヘッダーを検出して検出結果をデータ処理部（２２〜２９）に出力する。 - 特許庁

In the radiation region of the parallel electron beams ESW, a plurality of resist patterns REG1(1)-REG(4) which correspond to a plurality of gate electrodes in which variation of dimensions may be generated are contained, the variation of each dimension of the plurality of resist patterns is reflected on the substrate current Ik.例文帳に追加

平行電子線ＥＳＷの照射領域には、寸法のバラツキが発生し得る複数のゲート電極に対応する複数のレジストパターンＲＥＧ１（１）〜ＲＥＧ（４）が含まれ、この複数のレジストパターンの各寸法のバラツキが基板電流Ｉｋに反映される。 - 特許庁

The condition codes generated by the computations in four computation units of an execution unit group 500 is written in a condition code setting register rF of a register file 310 by a flag writing part 330, according to a value of a mode register (Reg_WRMODE) of a setting register 320.例文帳に追加

実行ユニット群５００の４つの演算ユニットにおける演算により生成された条件コードは、設定レジスタ３２０の書込みモードレジスタ（Ｒｅｇ＿ＷＲＭＯＤＥ）の値に従って、フラグ書込み部３３０によりレジスタファイル３１０の条件コードセットレジスタｒＦに書き込まれる。 - 特許庁

Since the data are stored from the register REG(n-1) of the final stage, a domino FIFO capable of outputting the initial data without waiting for the time required for shifting the data from the register of the input side to the register of the output side can be provided.例文帳に追加

これにより、最終段のレジスタＲＥＧ（ｎ−１）からデータが格納されるので、入力側から出力側のレジスタにデータがシフトされる時間を待たなくても、最初のデータを出力可能なドミノ式のＦＩＦＯを提供できる。 - 特許庁

In a memory device 10 capable of sequentially transferring data between plural registers and outputting or read out data from the register of the final output stage, data DI inputted to the memory device 10 can be written in the register REG(n-1) of the final output stage.例文帳に追加

複数のレジスタ間でシーケンシャルにデータを転送して最終の出力段のレジスタからデータを出力あるいは読み出し可能なメモリ装置１０において、このメモリ装置１０に入力されるデータＤＩを出力段のレジスタＲＥＧ（ｎ−１）に書き込み可能にする。 - 特許庁

The motor control device MC is composed of a battery power supply Brt, a main relay RYL0, a relay circuit RYLC, a voltage detector Ri, an actuator ACT, a drive changeover switch TSW, an electronic control unit ECU0 incorporating a control circuit CTR, a voltage dividing resistor Rd, a Zener diode Dz, a constant voltage circuit Reg, and a communication line ST.例文帳に追加

モータ制御装置ＭＣは、バッテリー電源ＢｒｔとメインリレーＲＹＬ０とリレー回路ＲＹＬＣと電圧検出部ＲｉとアクチュエータＡＣＴと駆動切換スイッチＴＳＷと制御回路ＣＴＲを内蔵する電子制御ユニットＥＣＵ０と分圧抵抗Ｒｄ及びツェナーダイオードＤｚと定電圧回路Ｒｅｇと通信ラインＳＴとから構成される。 - 特許庁

In an information processor having a byte code accelerator BCA for converting a stack base intermediate language (byte code) into a register base instruction, between an instruction fetch part FET and a decoding part DEC, a selector SEL for the BCA and an instruction switch is disposed, and between the BCA and a register file REG_FILE, data transfer channels (P4, P5) are provided.例文帳に追加

スタックベースの中間言語（バイトコード）をレジスタベースの命令に変換するバイトコードアクセラレータＢＣＡを備える情報処理装置において、命令フェッチ部ＦＥＴとデコード部ＤＥＣの間にＢＣＡと命令切換のためのセレクタＳＥＬを配置し、ＢＣＡとレジスタファイルＲＥＧ＿ＦＩＬＥとの間にデータ転送経路（Ｐ４、Ｐ５）を設ける。 - 特許庁

The isolation switch circuits 19 and 20 by the switch control circuit 23 are on/off-controlled not only by the detection of the installation/removal of disk devices 101 and 102 based on the potential change of a detection signal (DETECT) but also by an isolation flag which is set by an isolation register (REG) 181.例文帳に追加

この場合、スイッチ制御回路２３によるアイソレーションスイッチ回路１９，２０それぞれのオン／オフ制御は、ディテクト信号（ＤＥＴＥＣＴ）の電位変化に基づくディスク装置１０１，１０２それぞれの装着／取り外しの検出のみならず、アイソレーションレジスタ（Isolation ＲＥＧ）１８１にセットされるアイソレーションフラグによっても行われる。 - 特許庁

At the time of executing displacement qualification indirect address generation by using a circular buffer by modulo addressing, the sum of the value, displacement, of displacement and the value, of a register reg is compared with the leading address MOD-S and final address MOD-E of the circular buffer so that the modulo addressing can be executed.例文帳に追加

モジュロアドレッシングによりサーキュラバッファを用いてディスプレースメント修飾間接アドレス生成を実行するものにおいて、ディスプレースメントの値ｄｉｓｐｌａｃｅｍｅｎｔとレジスタの値ｒｅｇの和をサーキュラバッファの先頭アドレスＭＯＤ＿Ｓおよび最終アドレスＭＯＤ＿Ｅと比較することによってモジュロアドレッシングを行う。 - 特許庁

In this information processor having a byte code accelerator BCA which converts an intermediate language (byte code) of stack base into an instruction of a register base, the BCA and a selector SEL for switching instructions are arranged between an instruction fetching part FET and a decoding part DEC and data transfer paths (P4, P5) are provided between the BCA and a register file REG_FILE.例文帳に追加

スタックベースの中間言語(バイトコード）をレジスタベースの命令に変換するバイトコードアクセラレータＢＣＡを備える情報処理装置において、命令フェッチ部ＦＥＴとデコード部ＤＥＣの間にＢＣＡと命令切換のためのセレクタＳＥＬを配置し、ＢＣＡとレジスタファイルＲＥＧ＿ＦＩＬＥとの間にデータ転送経路（Ｐ４、Ｐ５）を設ける。 - 特許庁

An amplifier includes: a signal amplification section 200 which outputs an output signal obtained by amplifying an input signal and a common mode voltage V_CM of the output signal; and a common mode feedback section 300 which outputs a signal corresponding to a difference between the common mode voltage V_CM and a reference potential V_ref as a regulation signal S_REG.例文帳に追加

入力信号を増幅した出力信号および出力信号のコモンモード電圧Ｖ_ＣＭを出力する信号増幅部２００と、コモンモード電圧Ｖ_ＣＭと参照電位Ｖ_ｒｅｆとの差に応じた信号を調整信号Ｓ_ＲＥＧとして出力するコモンモードフィードバック部３００と、を備える。 - 特許庁

A plurality of terminals among the large number of terminals can be connected in common, and the control register REG allows a plurality of control signals CS_0, CSW_1, CSW_2 to be nearly simultaneously set at selection level to perform multiple selection of a plurality of analog switches SW_0, SW_1, SW_2 corresponding to a plurality of terminals connected in common.例文帳に追加

多数の端子の複数の端子は共通接続可能とされて、共通接続の複数の端子に対応する複数のアナログスイッチＳＷ_0、ＳＷ_1、ＳＷ_2を多重選択するために、制御レジスタＲＥＧは複数の制御信号ＣＳ_0、ＣＳＷ_1、ＣＳＷ_2を略同時に選択レベルに設定可能とする。 - 特許庁