「System Clock」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

To make the ratio of frequency modulation constant regardless of the magnitude of a system clock frequency in a frequency modulation phase locked loop (FMPLL).例文帳に追加

周波数変調位相同期ループ（ＦＭＰＬＬ）において、システムクロック周波数の大きさに係わりなく周波数変調の割合が一定となるようにする。 - 特許庁

To provide a signal jitter detection system which detects the minute time interval (jitter) between upper and lower ends of a clock signal and a high-speed data stream, and its correcting method.例文帳に追加

クロック信号とハイスピード・データ・ストリームの上下端との間のミニット・タイム・インターバル（ジッタ）を検知するシグナル・ジッタ検知システム及びその補正方法。 - 特許庁

To provide a multi-port memory of a clock synchronizing system which can perform random access, which respect to a multi-port memory, having plural random access ports.例文帳に追加

本発明は、複数のランダムアクセスポートを有するマルチポートメモリに関し、ランダムアクセス可能なクロック同期式のマルチポートメモリを提供することを目的とする。 - 特許庁

Bus architectures are for a system on one chip which include bridges which decouple clock frequencies of individual bus masters from peripherals that they access.例文帳に追加

個別のバス・マスタのクロック周波数とそれらがアクセスするペリフェラルとを減結合するブリッジを含む、１つのチップ上のシステムのための複数バス・アーキテクチャ。 - 特許庁

To provide a sensor system and a sensor unit thereof capable of accurately receiving data even if deviation occurs between each sensor unit in an embedded clock operation.例文帳に追加

各センサユニット間の内蔵クロック動作にずれが生じる場合であっても正確なデータ受信が可能なセンサシステム及びそのセンサユニットを提供する。 - 特許庁

The signal SA is delayed only by 1/2 cycle of the system clock signal SCK by a delay circuit and given as an operation control signal to the frequency dividing circuit.例文帳に追加

信号ＳＡは、遅延回路でシステムクロック信号ＳＣＫの１／２周期だけ遅延され、分周回路に動作制御信号として与えられる。 - 特許庁

The supporting system for checking and verification is structured by adding a function which makes a talking electronic clock 1 notify an urging message for checking and verification.例文帳に追加

据置型おしゃべり電子時計１に点検確認の催告メッセージを報知させる機能を備えさせて点検確認支援装置を構成した。 - 特許庁

To provide a semiconductor device capable of preventing performance deterioration due to interference of a system clock, or the like, by generating a triangular wave, and to provide an amplifying apparatus.例文帳に追加

三角波を生成し、システムクロック等の干渉による性能劣化を防ぐことが可能な半導体装置および増幅装置を提供する。 - 特許庁

To enable exhition of system performance to the utmost by reducing labor to be required for clock tuning and assuring only an operation margin to be required, at actual operation.例文帳に追加

クロックチューニングに要する労力を削減するとともに実運用時に必要な動作マージンのみを保証しシステム性能を最大限発揮できるようにする。 - 特許庁

To provide a data processing apparatus which obviates reproduction of a system clock utilizing a PCR superimposed on a broadcasting signal and is configured by omitting a PLL circuit.例文帳に追加

放送信号に重畳されるＰＣＲを利用したシステムクロックの再生を不要とし、ＰＬＬ回路を省略した構成によるデータ処理装置の提供。 - 特許庁

To provide a game machine which is enhanced in the degree of freedom relating to parts arrangement around a control section and can stably output a system clock to the control section.例文帳に追加

制御部近傍の部品配置に関する自由度を高めるとともに、システムクロックを安定して制御部に出力することができる遊技台を提供する。 - 特許庁

Capture of the data read by a controller 110/425 is timed by the controller 110/425, by using a calibrated internal timing reference from a system clock.例文帳に追加

コントローラ１１０／４２５による読込みデータの取得は、システム・クロックからの較正済み内部タイミング基準を用いてコントローラ１１０／４２５により計時される。 - 特許庁

Thus, a frequency of a system clock 70 is changed from a frequency corresponding to the 12 segment broadcast to a frequency corresponding to the 1 segment broadcast.例文帳に追加

これにより、システムクロック７０の周波数が、１２セグメント放送に対応した周波数から１セグメント放送に対応した周波数に変更される。 - 特許庁

A pulse generating part 84 generates reference clock pulses CK1, CK2 to change system speed based on the information of a pulse rate transferred from CPU 81.例文帳に追加

パルス発生部８４は、ＣＰＵ８１から転送されたパルスレート情報に基づいて、システムスピードを切り換えるための基準クロックパルスＣＫ１，ＣＫ２を発生する。 - 特許庁

Furthermore, clock errors generated in an asynchronous system are accumulated, and when the secondary multiplexing jitter exceeds a threshold value, a null packet is inserted so as to remove errors.例文帳に追加

さらに、非同期システムで生じるクロック誤差が蓄積し、二次多重化ジッタが閾値を越えた場合には、ＮＵＬＬパケットを挿入して誤差を除去する。 - 特許庁

In a data detecting circuit 190, the regenerative data of one system can be satisfactorily detected from the binarized signals S21 and S22 while using the clock signal CLK.例文帳に追加

データ検出回路１９０では、２値化信号Ｓ２１，Ｓ２２よりクロック信号ＣＬＫを使用して１系統の再生データを良好に検出できる。 - 特許庁

To realize a clock frequency information transfer system which can always reproduce a frequency of a transmission side accurately on a receiving side with a simple circuit structure.例文帳に追加

簡易な回路構成で送信側の周波数を受信側で常に正確に再生することのできるクロック周波数情報転送システムを実現する。 - 特許庁

To achieve power savings, without having to need extra hardware for a computer system with a CPU, of which the clock frequency can be controlled.例文帳に追加

クロック周波数の制御可能なＣＰＵを有するコンピュータシステムにおいて、特別なハードウェアを必要とせずに、コンピュータシステムの省電力化を図る。 - 特許庁

To realize a reference frequency generating circuit that can generate a reference frequency signal with high accuracy even when adopting a system clock with low accuracy or the like.例文帳に追加

精度等の低いシステムクロックを用いても高精度の基準周波数信号を発生させることが可能な基準周波数発生回路を実現する。 - 特許庁

To provide a clock system schedule management device capable of automatically setting and managing, and notifying and displaying the whole schedule such as a medication date and time.例文帳に追加

服薬日時等のスケジュール全般の設定管理及び報知表示を自動的に行うことができる時計式スケジュール管理装置を提供することにある。 - 特許庁

To reduce influence on image quality owing to nonuniformity in a scanning light amount in an image forming device using a polygon mirror in a writing system and its clock generating circuit.例文帳に追加

ポリゴンミラーを書込系に使用する画像形成装置とそのクロック発生回路において、走査光量ムラによる画質への影響を低減する。 - 特許庁

To provide a game machine which can enhance the degree of freedom regarding with the component locations near its controlling section and can output system clock to the controlling section steadily.例文帳に追加

制御部近傍の部品配置に関する自由度を高めるとともに、システムクロックを安定して制御部に出力することができる遊技台を提供する。 - 特許庁

To provide a memory system, capable of achieving reduction of the number of clock signal lines and simultaneously preventing decrease in timing margins on the signal receiving side.例文帳に追加

クロック信号線数の削減を達成すると共に信号受信側でのタイミングマージンの減少を防ぐことのできるメモリシステムを提供すること。 - 特許庁

The IC tester comprises a system clock signal generator 18, a pattern generator 11, an output pattern comparator A1b, and an output pattern comparator B13.例文帳に追加

ＩＣテスタはシステムクロック信号発生器１８とパターン発生器１１と出力パターン比較器Ａ１ｂ、出力パターン比較器Ｂ１３で構成される。 - 特許庁

An acoustic signal (S) is inputted and coupled by a clock system with the acoustic signal conductor (3) by a signal input coupler (9) connected to a signal transmitter (8).例文帳に追加

音響信号（Ｓ）が、信号送信器（８）に接続された信号入力カプラ（９）によって音響信号伝導体（３）にクロック式に入力結合される。 - 特許庁

To diversify the display form on information such as a figure in an electronic clock of a system for displaying by either of the natural light and the backlight.例文帳に追加

自然光又はバックライトのいずれかによって表示を行う方式の電子時計において、数字等の情報に関する表示形態を多様化する。 - 特許庁

To prevent deterioration in error rate of demodulated data even though a system clock deviates from a desired frequency under a situation in which automatic frequency control is not used.例文帳に追加

自動周波数制御を用いない状況下で、システムクロックが期待周波数からズレていても、復調データの誤り率の劣化を防止するようにする。 - 特許庁

To provide a method and system for correcting inaccurate time synchronization caused by internal asymmetric delays in a device with a local clock.例文帳に追加

ローカルクロックを有する装置において、装置の内部非対称遅延によって生じる不正確な時間的同期を補正するための方法およびシステムを提供する。 - 特許庁

To provide a video signal processor that converts a luminance signal and chrominance signal into a 4:2:2 form digital signal or the like with a single clock system.例文帳に追加

単一クロック系で輝度信号及び色信号を４：２：２形式等のディジタル信号に変換可能とする映像信号処理装置を提供する。 - 特許庁

Consequently, the voltage of the system clock can be varied in the same timing in the cycle of one pixel of the horizontal transfer pulses for all pixels.例文帳に追加

これにより、水平転送パルスの一画素分の周期内におけるシステムクロックの電圧変化のタイミングをすべての画素について同一にすることができる。 - 特許庁

The transmitter appends the time information of a transmit TTS counter based on the system clock, and sends out a (MPEG2-TTS) packet to a transmission path.例文帳に追加

送信機は、そのシステムクロックに基づいて送信ＴＴＳカウンタの時刻情報を付加して伝送路に（ＭＰＥＧ２−ＴＴＳ）パケットを送出する。 - 特許庁

Therefore, a system LSI in which current consumption in the memory array is reduced can be realized by performing fine clock control.例文帳に追加

したがって、きめ細かなクロック制御を行なうことによりメモリアレイにおける消費電流が低減されたシステムＬＳＩを実現することが可能となる。 - 特許庁

To provide a system which corrects the skew occurring between a clock and data to enable an LSI to operate normally despite the large process variance of the LSI.例文帳に追加

ＬＳＩがそのプロセスのばらつきが大きくても正常に動作することを可能にするクロックとデータ間のスキューを補正する方式を提供する。 - 特許庁

The external system monitors the signal HREF and supplies an external clock EXCLK to an image pickup device 2 according to its convenience in the period of the H level.例文帳に追加

外部システムはＨＲＥＦを監視し、Ｈレベルの期間に、自身の都合に応じて外部クロックＥＸＣＬＫを撮像装置２に供給する。 - 特許庁

To provide an automatic testing system for generating a signal with high spectral purity or a low jitter digital clock by using a DDS signal generator.例文帳に追加

ＤＤＳ信号発生器を用いて、スペクトル純度が高い信号、またはジッタの少ないディジタル・クロックを発生する自動検査システムを提供する。 - 特許庁

To reduce a cost of a system by removing an oscillation circuit from a slave device by controlling a supply of a clock signal from a master device to the slave device.例文帳に追加

マスター機器からスレーブ機器へのクロック信号の供給を制御することで、スレーブ機器から発振回路を除去して、システムのコスト削減を図る。 - 特許庁

A command execution circuit 108 includes a plurality of execution stages STAGE, and executes the command with one clock cycle for every execution stage, by a pipe line system.例文帳に追加

命令実行回路１０８は、複数の実行ステージＳＴＡＧＥを含み、パイプライン方式によって、実行ステージごとに１クロックサイクルで命令を実行する。 - 特許庁

To provide an optical disk drive of a PRML(partial response maximum likelihood) system which binarizes a reproducing signal and can detect jitter quantity and generate a clock.例文帳に追加

再生信号を２値化して、ジッタ量の検出およびクロックの生成が可能なＰＲＭＬ方式の光ディスク装置を提供することを目的とする。 - 特許庁

To provide a computer system capable of saving the power consumption by suitably controlling the supply/interruption of a clock to a bridge device in accordance with the connection/disconnection of an extended unit.例文帳に追加

拡張ユニットの接続有無に応じてブリッジ装置に対するクロックの供給／遮断を適切に制御して消費電力を節減するコンピュータシステム。 - 特許庁

A system control circuit 114 controls an arithmetic operation circuit 105 through a clock control circuit 113 according to the detection results of the circuits 110 and 112.例文帳に追加

システム制御回路１１４は、回路１１０，１１２の検出結果に従い、クロック制御回路１１３を介して演算処理回路１０５を制御する。 - 特許庁

To provide an integrated circuit capable of generating a clock multiplication signal by a digital system and allowed to be easily executed about its circuit design and operation control.例文帳に追加

ディジタル方式によりクロック逓倍信号を生成し、その回路設計および動作制御が容易な集積回路を提供することを目的とする。 - 特許庁

To provide a power saving control system for deciding operation clock of a processor by considering the number of tasks in waiting states in addition to priorities of tasks.例文帳に追加

タスクの優先度に加え、待ち状態にあるタスクの数を考慮してプロセッサの動作クロックを決定する省電力制御方式を提供する。 - 特許庁

To provide an adding and subtracting circuit for causing no decrease of a system clock speed by reducing the number of gates between the input and output of a signal.例文帳に追加

信号の入出力間におけるゲート数を少なくすることにより、システムクロック速度の低下を来たすことのない加減算回路を提供する。 - 特許庁

To provide a data transmitting and receiving system capable of transmitting high density sound data from a source apparatus to a receiving apparatus, without having to increase the pixel clock of video data.例文帳に追加

映像データのピクセルクロックを上げることなく、高密度の音声データをソース機器から受信機器に送信できるデータ送受信システムを提供すること。 - 特許庁

To provide a system for grasping and changing a jitter value of a clock with respect to cycle to cycle jitter at a low cost.例文帳に追加

Ｃｙｃｌｅ ｔｏ ｃｙｃｌｅ ｊｉｔｔｅｒ ＣＬＯＣＫをそのｊｉｔｔｅｒ値を把握、変更させるシステムを安価に提供することができる。 - 特許庁