「System Clock」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

To normally use in a combined state of a lighting system with a clock in a user's bedside for example, to inform time to a user even in the dark since the face of the clock is lightened with a part of light by lighting the lighting system, and to carry it in case of a disaster.例文帳に追加

通常時は照明装置と時計とが一体化した状態で枕元等に置いて使用でき、暗闇の中でも照明装置を点灯すれば照明装置の光の一部が時計の文字盤を照らし出して時刻を知ることができ、災害緊急時には携帯して使用できる。 - 特許庁

The PN system generating means as a random number generating device operating based on a prescribed clock (clk1) is allowed to execute an arithmetic operation, for example, exclusive OR arithmetic operation with the generated random number of the PN system generating means operating with another clock in a prescribed timing, and to output a random number.例文帳に追加

所定クロック（ｃｌｋ１）に基づいて動作する乱数発生装置としてのＰＮ系列発生手段に対して、他のクロックで動作するＰＮ系列発生手段の発生乱数との演算、例えば排他論理和演算を所定タイミングで実行させて出力乱数とする。 - 特許庁

To provide a cellular phone terminal capable of supplying a clock signal with high accuracy upon measuring the position by a single position measuring system or a server assist system and preventing position measuring failure and position measurement with insufficient accuracy.例文帳に追加

単独測位方式やサーバ・アシスト方式による測位時に精度のよいクロック信号を供給でき、測位失敗や精度不足の測位を防止できる携帯電話端末を提供する。 - 特許庁

The F/F 3 tentatively holds the information of the operation parameter set from an asynchronously operated device control system CPU completely different from a main signal processing system clock 101 as being asynchronous as it is.例文帳に追加

Ｆ／Ｆ３は主信号処理系クロック１０１と全く別の非同期で動作する装置制御系ＣＰＵから設定される動作パラメータの情報を非同期のまま一旦保持する。 - 特許庁

To provide a time setting system capable of automating time setting of an electronic device with built-in clock function at low cost, and a time setting device and the electronic device constituting the system.例文帳に追加

時計機能内蔵電子機器の時刻設定の自動化を低コストで実現可能な時刻設定システム、及びこれを構成する時刻設定装置、電子機器を提供すること。 - 特許庁

A logic circuit 110a performs AND operation, based on a mode signal inputted via a mode terminal TA1 and a signal acquired by delaying a system reset signal by one clock at a system reset time.例文帳に追加

論理回路１１０ａは、システムリセット時、モード端子ＴＡ１を介して入力されるモード信号と、システムリセット信号を１クロック遅延した信号とに基づいて、ＡＮＤ演算を行う。 - 特許庁

To solve the problem that a system network is interrupted when radio communication cannot be made by radio wave environmental problems, such as the transmission distance of radio communication and noise, in a master/slave clock system.例文帳に追加

親子時計システムにおいて、無線通信の伝達距離やノイズ等の電波環境の問題により無線通信ができない場合にシステムのネットワークが途切れてしまう問題を解決する。 - 特許庁

Timing data 30 to be an opportunity of the start of a data processing is inputted in a logging device 13 and the timing data 30 is recorded in a system log file 20 together with a timestamp using its system clock.例文帳に追加

データ処理の開始の契機となるタイミングデータ３０をロギングデバイス１３に入力し、そのシステムクロックを用いたタイムスタンプとともにシステムログファイル２０にタイミングデータ３０を記録する。 - 特許庁

To provide a clock synchronization system capable of minimizing the audio output time difference between receiving devices by eliminating variation of a delay time of audio of the audio transmission system.例文帳に追加

音声伝送システムにける音声の遅延時間の伸縮を排除し、受信装置間での音声出力時間差を最小限に抑えることが可能なクロック同期システムを提供する。 - 特許庁

The disk eccentric component included in the head position signal is extracted, the system clock of a recording system signal processing circuit 22 is modulated in phase in accordance with the disk eccentric component and the jitters are suppressed.例文帳に追加

ヘッド位置信号に含まれるディスク偏芯成分を抽出し、このディスク偏芯成分に応じて記録系信号処理回路２２のシステムクロックを位相変調し、ジッタを抑制する。 - 特許庁

To provide an infrared light signal processing system and a camera using the system capable of utilizing an existing infrared type remote control as it is and using a CPU whose acting clock is low.例文帳に追加

既存の赤外式リモコンがそのまま利用でき、且つ動作クロックの低いＣＰＵを使用できる赤外光信号処理方式、およびこの方式を用いたカメラを提供する。 - 特許庁

To improve the degree of freedom of system incorporation to a ROM designed for high speed specifications and utilizable without increasing the power consumption in a RON control circuit constituted so that a read-timing control signal of a ROM is generated in a circuit in which a system clock can be switched/selected to two modes of a low speed clock and a high speed clock.例文帳に追加

システムクロックを低速クロックと、高速クロックの２つのモードに切り替え選択可能とであって、この回路内で、ＲＯＭのリードタイミング制御信号を生成するように構成されたＲＯＭコントロール回路において、消費電力を上げることなく利用可能であって、かつ、高速仕様に設計されたＲＯＭに対して、システム組み込み自由度を向上させる。 - 特許庁

The random number generating circuit 28 an oscillator 60 oscillating clock signals independent from the system clock supplied to the CPU of the main control circuit 21, a counter 61 executing counting movement receiving the clock signals, and first and second latch circuits 62, 63 acquiring the count value of the counter 61 upon receiving latch signals.例文帳に追加

乱数発生回路２８は、主制御部２１のＣＰＵに供給されるシステムクロックとは独立したクロック信号を発振する発振器６０と、クロック信号を受けて計数動作を実行するカウンタ６１と、ラッチ信号を受けてカウンタ６１のカウント値を取得する第１と第２のラッチ回路６２，６３とを有して構成される。 - 特許庁

To provide a clock switching apparatus suitable for a microcomputer to be used for a system in which variation of power supply voltage is large and capable of suppressing the generation of whiskers at the time of switching clock signals without using a complicated and expensive circuit such as a PLL circuit and capable of accurately detecting the switching timing of two clock signals.例文帳に追加

電源電圧の変動が大きい系で使用されるマイコンに最適なクロック切換装置であって、ＰＬＬ回路のような複雑かつ高価な回路を使用せずに、クロック信号の切換に際しヒゲが発生せず、かつ、２つのクロック信号が切換られたタイミングを正確に検知できるクロック切換装置を提供する。 - 特許庁

A system comprises a clock configured to provide a present time to be used for implementing a content holding period, a memory configured to store clock management information containing a final adjustment time representing time when the clock is finally adjusted, and a plurality of maximum adjustable time ranges, and a storage access program.例文帳に追加

システムは、コンテンツ保持期間を施行するために用いられる現在時刻を提供するように構成されたクロックと、クロックが最後に調整された時刻を表す最終調整時刻および複数の最大調整可能時刻範囲を含むクロック管理情報を記憶するように構成されたメモリと、ストレージアクセスプログラムとを備える。 - 特許庁

A clock selection/reset generation circuit 111 generates reset according to the selected system to each of a CPU 114, a flash controller 113 and an encryption circuit 112 for contactless communication and selects either of a clock supplied from the contactless communication circuit 105 or a clock supplied from the VCO 110.例文帳に追加

クロック選択／リセット生成回路１１１は選択された方式に従ってＣＰＵ１１４，フラッシュコントローラ１１３，非接触通信用暗号回路１１２のそれぞれに対しリセットを生成し、非接触通信回路１０５から供給されるクロックとＶＣＯ１１０から供給されるクロックのいずれかを選択する。 - 特許庁

An interface circuit 103 is a clock synchronous serial interface circuit provided in a peripheral device 102 of a system for transmitting a serial clock from a CPU 101 to the peripheral device 102 and transmitting and receiving serial data containing address information of the peripheral device 102 and data information by the serial clock.例文帳に追加

インターフェイス回路１０３は、ＣＰＵ１０１から周辺デバイス１０２へシリアルクロックを送出するとともに、シリアルクロックによって周辺デバイス１０２のアドレス情報とデータ情報とを含むシリアルデータを送受信するシステムの周辺デバイス１０２に設けられるクロック同期式シリアルインターフェイス回路である。 - 特許庁

Two systems of clocks are inputted to a NOR circuit 21 and an AND circuit 22 and only the output side of the NOR circuit 21 is delayed and then inputted to an OR circuit 24, so that a clock extracting circuit 2 extracts a clock and outputs it to the synchronizing code detecting circuits 1A, 1B even in clock interruption in one system.例文帳に追加

クロック抽出回路２は、２系統のクロックがＮＯＲ回路２１およびＡＮＤ回路２２にそれぞれに入力され、ＮＯＲ回路２１出力側のみ遅延させた後にＯＲ回路２４に入力することで、片系のクロック断の場合でもクロックを抽出して同期コード検出回路１Ａ、１Ｂに出力する。 - 特許庁

The semiconductor memory device includes: a DLL circuit for outputting a DLL clock having a frequency within a fixed delay range by changing a phase when detecting an electromagnetic interference by receiving a system clock; and a data output circuit for outputting data in response to the DLL clock.例文帳に追加

本発明による半導体メモリ装置は、システムクロックを受信して、電磁妨害の発生を検出すると、位相を変更して遅延固定範囲内の周波数を有するＤＬＬクロックを出力するＤＬＬ回路と、前記ＤＬＬクロックに応答してデータを出力するデータ出力回路とを備える。 - 特許庁

In the case of transmitting clock frequency from an oscillation circuit 1 to plural function block circuits 3 in the clock frequency transmission system built in an electronic circuit, a clock frequency signal having only a reference frequency and not including a higher harmonic component or including little higher harmonic component is transmitted from the oscillation circuit 1.例文帳に追加

電子回路内のクロック周波数伝送システムであって、発振回路１から複数の機能ブロック回路３へクロック周波数を伝送する場合に、前記発振回路１からは基本周波数のみで高調波成分を含まない又は少ないクロック周波数信号を伝送するように構成する。 - 特許庁

This system 1 comprises the slave circuits 30 and 40 operating at a variable operation frequency fa, the master circuit 22 operating at a reference frequency f0, and a clock signal generation part 10 generating and supplying a reference clock signal Sf0 to the master circuit and generating and supplying a local clock signal Sfa to the slave circuit 30 and 40.例文帳に追加

このシステム１は、可変の動作周波数ｆａで動作するスレーブ回路３０，４０と、基準周波数ｆ０で動作するマスター回路２２と、基準クロック信号Ｓｆ０を生成してマスター回路に供給し、ローカルクロック信号Ｓｆａを生成してスレーブ回路３０，４０に供給するクロック信号生成部１０と、を備える。 - 特許庁

In the work clock setting apparatus provided with a reference input/output system 10 and a work clock generator IC 22, the work clock generator IC 22 is provided with a control logic unit 220, a phase lock circuit frequency development unit 222, a quartz oscillator unit 224, a frequency control unit 226, a memory unit 228, and a detection control unit 230.例文帳に追加

基本入出力システム１０と、ワーク・クロック・ジェネレータＩＣ２２とを備え、その中では、ワーク・クロック・ジェネレータＩＣ２２には、さらに、コントロール・ロジック・ユニット２２０と、フェーズ・ロック回路周波数展開ユニット２２２と、石英オシレータ・ユニット２２４と、周波数コントロール・ユニット２２６と、メモリ・ユニット２２８と、検出コントロール・ユニット２３０とを備えている。 - 特許庁

The time device 40 is connected to an external clock 31 being an absolute value time supply means outside of a system, and is constituted so as to have the function for restoring a hardware clock by autonomously operating the synchronous function to the external clock 31 at the time when the time device is in wholly failure and at restoring time from the power source was closed.例文帳に追加

前記時刻装置４０は、システム外部の絶対値時刻供給手段である外部時計３１に接続され、時刻装置全故障時や、電源投入時からの復旧時に自律的に外部時計３１への同期機能を作動させ、ハードウェア時計を復旧させる機能を持つように構成する。 - 特許庁

The power transmission control device provided in the power transmission device of a non-contact power transmission system includes: a drive clock generation circuit 25 for generating a drive clock DRCK, a driver control circuit 26 for generating a driver control signal on the basis of the drive clock DRCK, a waveform detection circuit 30, and a control circuit 22.例文帳に追加

無接点電力伝送システムの送電装置に設けられる送電制御装置は、駆動クロックＤＲＣＫを生成する駆動クロック生成回路２５と、駆動クロックＤＲＣＫに基づいてドライバ制御信号を生成するドライバ制御回路２６と、波形検出回路３０と、制御回路２２を含む。 - 特許庁

The noncontact transmission device 100 includes a monitoring clock oscillator 112 for outputting a monitoring clock LF0 having a frequency lower than that of a system clock CK0; a control circuit 108; a memory 114 having information D stored to be used by the control circuit 108; and a reset circuit 116.例文帳に追加

無接点伝送装置１００は、システムクロックＣＫ０よりも周波数が低い監視用クロックＬＦ０を出力する監視用クロック発振器１１２と、制御回路１０８と、制御回路１０８が利用する情報Ｄが格納されたメモリ１１４と、リセット回路１１６とを含んで構成されている。 - 特許庁

To control a jitter influence included in a clock generated by a PLL circuit to the minimum in a digital system which regards the clock generated by the PLL circuit as a reference clock, applies a digital process by converting an analog signal of an input signal into a digital signal, and outputs the processed result by converting it into the analog one.例文帳に追加

ＰＬＬ回路が発生するクロックを基準クロックとし、入力信号であるアナログ信号をデジタル変換してデジタル処理を施し、処理結果をアナログ変換して出力するデジタルシステムにおいて、ＰＬＬ回路が発生するクロックに含まれるジッタの影響を最小限に抑制すること。 - 特許庁

To obtain a digital IF modulating device such that the IF transmission frequency of a modulated wave does not depend upon a clock frequency deviation of transmitted data inputted from a terminal side by comparing a system clock for digital IF modulation processing with a clock with a small frequency deviation and correcting its phase difference for phase rotation.例文帳に追加

ディジタルＩＦ変調処理用のシステムクロックを周波数偏差の小さいクロックと位相比較し、その位相差を補正して位相回転を行って、変調波のＩＦ送信周波数が端末側から入力される送信データのクロック周波数偏差に依存しないディジタルＩＦ変調装置を得ることを目的とする。 - 特許庁

A clock frequency in response to an increase in the contents reproduction speed is set high and a system clock outputs a variable clock signal to each of processing sections such as a data storage section, a decode section, a buffer control section, an output control section, and an output display section for executing data processing associated with the contents reproduction processing.例文帳に追加

コンテンツ再生速度の上昇に応じてクロック周波数を高く設定して、システムクロックから出力し、システムクロックの出力する可変クロック信号をコンテンツ再生処理に関するデータ処理を実行する各処理部、例えば、データ記憶部、デコード部、バッファ制御部、出力制御部、出力表示部の各々に入力する。 - 特許庁

Furthermore, in order to facilitate synchronization acquisition of a spread code and a received signal in the case of restoration from sleep state to the normal operating state, a sleep period measurement section 106 measures sleep period, by using a sleep clock and converts the sleep period into the number of system clocks using a clock ratio measured by a clock ratio measurement section 108.例文帳に追加

また、スリープ状態から通常動作状態へ復帰するときの、拡散符号と受信信号の同期捕捉を容易にするために、スリープ期間測定部１０６はスリープ期間をスリープクロックにより測定し、それをクロック比測定部１０８が測定したクロック比を用いてシステムクロック数に換算する。 - 特許庁

To solve the problem that it is difficult to perform distribution of long distance wiring of a frequency divided clock or a frequency dividing clock having a high GHz class frequency over the full surface of an LSI chip and to secure signal integrity, due to complication of a physical phenomenon caused by scale increase/high integration/density improvement of the LSI chip in a clock synchronizing system.例文帳に追加

クロック同期システムにおいて、ＬＳＩチップの大規模化・高集積化・高密度化に因る物理現象の複雑化に伴いギガ・ヘルツ級の高い周波数を持つ被分周クロックあるいは分周クロックをＬＳＩチップ全面に渡り長距離配線を分配し且つシグナルインテグリティを確保することが困難である。 - 特許庁

When starting the program for report data creation, the cellular telephone terminal 10 acquires time data of an internal clock of the management computer 21 from the business management system 20, adjusts an internal clock according to the time data, and acquires report data on the basis of the time of the adjusted internal clock.例文帳に追加

携帯電話端末１０は、報告データを作成するためのプログラムを起動するときには、業務管理システム２０から管理コンピュータ２１の内部時計の時刻データを取得し、この時刻データに基づいて、携帯電話端末１０は、内部時計を調整し、調整した内部時計に基づく時刻で報告データを取得する。 - 特許庁

To provide an edge detecting circuit which does not need a high frequency clock whose period is small as compared with a H level period and a L level period of an input signal pulse, in the edge detecting circuit which detects a change in input signal from a circuit operating with different clock systems by using a self clock system.例文帳に追加

異なるクロック系で動作する回路からの入力信号の変化を自己のクロック系で検出するエッジ検出回路において、入力信号パルスのＨレベル期間およびＬレベル期間に比べて周期が小さな高い周波数のクロックを必要としないエッジ検出回路を提供する。 - 特許庁

To smoothly perform analysis in abnormality of a system and the like by correctly acquiring past history information with time series even when a clock time is corrected in past times.例文帳に追加

時刻が過去に補正されても履歴情報を正確に時系列に取得し、システム異常時などにおける解析を円滑に行う。 - 特許庁

To provide an electronic camera capable of saving a power consumption, switching a system clock frequency, according to processing contents and preventing the malfunctions and noise.例文帳に追加

省電力化、及び処理内容に応じたシステムクロック周波数に切り換えることができ、さらに誤動作やノイズを防ぐことを可能とする。 - 特許庁

To provide an SXO module for providing a synchronized system having redundancy and scalability by eliminating possibility of a clock failure.例文帳に追加

クロックの不具合の可能性を排除し、冗長性及び拡張性を備える同期化システムを提供するためのＳＸＯモジュールを提供する。 - 特許庁

A DDS circuit 26 divides the frequency of the local signal into two stages and generates, as a system clock, a signal Fc2 of the same frequency as that of the reference signal Fref.例文帳に追加

ＤＤＳ回路２６は、ローカル信号を２分周し、システムクロックとして参照信号Ｆrefと同一周波数の信号Ｆc2を生成する。 - 特許庁

To provide an imaging apparatus capable of normally functioning a circuit that includes a clock function, even when a voltage of a system power source is reduced.例文帳に追加

システム電源の電圧が低下した場合でも、時計機能を有する回路を正常に機能させることが可能な撮像装置を提供する。 - 特許庁

A controller 30 of the cogeneration system 1 is provided with a clock means 35 and a memory means 33 operable even when power failure occurs.例文帳に追加

コージェネレーションシステム１の制御装置３０は、停電状態になっても動作可能な時計手段３５と、記憶手段３３を備えている。 - 特許庁

To provide a clock phase discriminator that is applicable even to a phase modulation system having no zero cross point during data transition like offset QPSK or the like.例文帳に追加

オフセットＱＰＳＫ等のようにデータ遷移時にゼロクロス点がない位相変調方式にも適用できるクロック位相弁別器を提供する。 - 特許庁

When processing the contents of the photographic mechanism 4 are switched, the frequency speed is increased or reduced stepwise, to make the system clock frequency varied.例文帳に追加

撮影機構４の処理内容を切り換えたとき、周波数速度を段階的に増加または減少させてシステムクロック周波数を可変させる。 - 特許庁

To provide an information transfer system where a device having no oscillator (clock) transfers information to a subordinate device through a minimum number of connection lines.例文帳に追加

自装置に発振器（クロック）を有しない装置が、下位装置に対し情報を最小接続線で転送する情報転送方式を提供する。 - 特許庁

To provide a remote control system for using voice in a television program as an alarm for an alarm clock, with as little disruption to others.例文帳に追加

他人に迷惑をかけずに、テレビ番組の音声を目覚まし用のアラームとして起床することが出来るリモート・コントロールシステムを提供する。 - 特許庁

To effect external correction not to be cancelled at next internal correction, when a system clock is corrected with an external time signal device and an internal accurate counter.例文帳に追加

外部の時報装置と内部の高精度カウンタによりシステム時計を補正する際、外部補正の効果が次の内部補正時にキャンセルされない。 - 特許庁

To attain improvement so as to describe clock-synchronized data by overcoming various time levels and partial systems in an automation system.例文帳に追加

自動化システムにおいて様々な時間レベルや部分システムを克服してクロック同期されたデータの表記が可用となるように改善を行うこと。 - 特許庁

To provide an image processor in which the degradation of image quality can be prevented even if the system clock frequency is altered, and to provide its processing method.例文帳に追加

システムクロック周波数を変更しても、画質の劣化を防ぐことができる画像処理装置及びその処理方法を提供すること。 - 特許庁