「System Clock」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

To finely control a video clock frequency for a laser beam scanning optical system in a tandem color image forming apparatus, using a PLL.例文帳に追加

ＰＬＬを用いて、タンデムカラー画像形成装置におけるレーザビーム走査光学系のビデオクロックの周波数を細かく制御することができるようにする。 - 特許庁

Similarly, the fault holding register ALMREG of a system controller A receiving the clock fault informs the CPU of the device A of interrupt.例文帳に追加

同様にクロック障害を受け取ったシステム制御装置Ａの障害保持レジスタＡＬＭＲＥＧは、装置ＡのＣＰＵに対し割り込みを通知する。 - 特許庁

To provide a data communication system for vehicles capable of improving the convenience of accessories put on a user's body or an automobile clock.例文帳に追加

ユーザの身体に装着される装身具または自動車用時計の利便性を向上させることができる車両用データ通信システムを提供する。 - 特許庁

INTERLOCKING DISPLAY METHOD OF CLOCK AND IMAGE, INTERLOCKING DISPLAY METHOD OF CALENDAR AND IMAGE, IMAGE DISPLAY DEVICE, IMAGING APPARATUS, INFORMATION RETRIEVAL CALENDAR DISPLAY SYSTEM AND PROGRAM例文帳に追加

時計と画像の連動表示方法、カレンダと画像の連動表示方法、画像表示装置、撮像装置、情報検索カレンダ表示システム、及びプログラム - 特許庁

To provide a synchronization method and system capable of synchronizing clock frequencies between apparatuses connected to an asynchronous packet switch network without the need for addition of particular facilities to the network.例文帳に追加

非同期パケット交換網に接続された装置間のクロック周波数をネットワークに特別な設備を追加することなく、同期させることを可能とする。 - 特許庁

A chroma decoder 1 down-converts a composite video signal that is sampled at a system clock Cs to a sampling rate (14 MHz) of an NTSC signal by an SRC 17.例文帳に追加

クロマデコーダ１は、システムクロックＣｓでサンプリングされたコンポジット映像信号を、ＳＲＣ１７でＮＴＳＣ信号のサンプリングレート（１４．３ＭＨｚ）にダウンコンバートする。 - 特許庁

A ripple is superposed on a supply voltage supplied to a system controller chip, whereby frequency spread of an operation clock is brought about to reduce radiation noise.例文帳に追加

システムコントローラーチップに供給する電源電圧にリップルを重畳することにより、動作クロックの周波数拡散を発生させて放射ノイズの低減を図る。 - 特許庁

Then the imaging apparatus transmits the PCR by N frames and starts reproduction and transmission of a stream recorded on the magnetic tape when a system clock reaches the SPCR value.例文帳に追加

その後ＮフレームはＰＣＲを送信し、システムクロックがＳＰＣＲの値になったところで、磁気テープに記録されているストリームの再生と送信を開始する。 - 特許庁

To achieve highly accurate and high speed clock deviation detection required for JC processing in a high speed optical transmission system, with a relatively simple circuit.例文帳に追加

高速光伝送システムにおけるＪＣ処理に要求される高精度かつ高速のクロック偏差検出を比較的簡単な回路で実現する。 - 特許庁

Each node which is decentralized through are communication link 12 in this system 10 includes a slave clock which synchronizes a slave time value by using a synchronizing protocol.例文帳に追加

本発明に従うシステムにおいて、通信リンクを経由して分散する各ノードは、同期プロトコルを使用してスレーブ時刻値を同期させるスレーブ・クロックを含む。 - 特許庁

In a time delay system, the number of cycles of clock signals 280 outputted from an accurate oscillator is counted for a prescribed period with a first counter 220.例文帳に追加

時間遅延システムにおいて、所定期間における、正確な発振器から正確なクロック信号２８０の周期数を第一のカウンタ２２０により計数する。 - 特許庁

To easily realize 2-screen display two asynchronous input signals in an excellent way with a simple circuit configuration by using only the clock of one system.例文帳に追加

１系統のクロックのみを使用して、簡単な回路構成で容易に良好な非同期２入力信号の２画面表示処理を実現すること。 - 特許庁

To reduce power consumption of a system incorporating a semiconductor memory without reducing a data input/output rate of a clock synchronizing type semiconductor memory.例文帳に追加

クロック同期式の半導体記憶装置のデータ入出力レートを下げることなく、半導体記憶装置を搭載するシステムの消費電力を削減する。 - 特許庁

To accurately reproduce data by eliminating jumped values of time information due to deviation in a clock oscillation frequency of each node in the pseudo synchronization system.例文帳に追加

擬似的同期方式において、各ノードのクロック発振周波数のずれによる時間情報の値の飛び越しを無くし、データを正確に再現できるようにする。 - 特許庁

To provide an interleave control microcomputer capable of efficiently performing a series of accesses by judging the frequencies of a system clock and removing any surplus waiting cycle.例文帳に追加

システムクロックの周波数を判定し、余分な待ちサイクルをなくして効率よく連続アクセスを可能にしたインターリーブ制御マイクロコンピュータを提供する。 - 特許庁

An output of the TCXO 4 is supplied to many loads such as the CPU 1 and other devices 6 as a common system clock 5a through a buffer 5.例文帳に追加

ＴＣＸＯ４の出力をバッファ５を経由して、ＣＰＵ１や他のデバイス６などの多数の負荷へ共通のシステムクロック５ａとして供給する。 - 特許庁

To provide a transmitter, receiver and transmission system in which noise-reduced and broadband data transmission can be performed while performing stable clock reproduction.例文帳に追加

安定したクロック再生を行いながら、低ノイズで広帯域なデータ伝送が可能な送信装置および受信装置ならびに伝送システムを提供する。 - 特許庁

In addition, the synthesizer of this kind is used like a building block in an ATE system and other electronic systems which generate a low-jitter clock and waveform.例文帳に追加

さらに、この種類のシンセサイザは、低ジッタのクロックおよび波形を生成するＡＴＥシステムおよび他の電子システムにおいて、ビルディングブロックのように用いられる。 - 特許庁

To provide a linear solenoid control device capable of improving the stability of a system, reducing radiation noise and coping with a failure of a clock generation circuit.例文帳に追加

システムの安定性が向上し、輻射ノイズを低減でき、クロック生成回路の故障にも対応できるリニアソレノイド制御装置を提供することにある。 - 特許庁

In this case, the system speed maintains the initial value, and the pixel clock frequency and the number of the revolutions of the polygon mirror are changed depending on the number of the identified laser diodes.例文帳に追加

このとき、システムスピードは初期値を維持し、画素クロック周波数及びポリゴンミラー回転数を特定されたレーザダイオードの個数に応じて変更する。 - 特許庁

To easily apply pre-processing of a common system clock to input signals from interfaces of different types or to output signals to the interfaces of different types.例文帳に追加

異なるタイプのインタフェースからの入力信号又は異なるタイプのインタフェースへの出力信号に対する、共通のシステムクロックのプリプロセスを容易にする。 - 特許庁

The modules described in this chapter provide interfaces to operating system features that are available on (almost) all operating systems,such as files and a clock.例文帳に追加

本章に記述されたモジュールは、ファイルの取り扱いや時間計測のような(ほぼ)すべてのオペレーティングシステムで利用可能な機能にインターフェースを提供します。 - Python

A system control part 60 controls the adjustable clock formation section 23 responding to the depth of a target position, and thereby the time length of each code is established.例文帳に追加

目標位置の深さに応じて、システム制御部６０が可変クロック生成部２３を制御することにより、各符号の時間長が設定される。 - 特許庁

Thus, the clock pulses ϕ1 and ϕ2, the star pulse ϕS, and the write-in signal ϕI constitute independent system for each, left and right, circuit, with only a common power source VGK.例文帳に追加

このように左右の回路ごとに、クロックパルスφ１，φ２、スタートパルスφ_S、書込み信号φ_I をそれぞれ別系統とし、電源Ｖ_GKのみは共通とする。 - 特許庁

To decide whether the clock of an original oscillation frequency used for driving a solid-state image pickup element is an NTSC system or a PAL system without using other clocks.例文帳に追加

固体撮像素子を駆動するために使用される原発振周波数のクロックがＮＴＳＣ方式のものかＰＡＬ方式のものかを、他のクロックを使用せずに判定することができるようにする。 - 特許庁

For example, it is possible to select the clock frequency higher than a frequency to be used by a fully mounted system in this system in which devices are not necessary fully mounted (408).例文帳に追加

例えばデバイスがフル実装されているわけではないシステム内において、本発明の実施例はフル実装されたシステムが利用する周波数よりも高いクロック周波数を選択することができる(408)。 - 特許庁

A digital video signal A/D converted by an external ADC 11 is fetched into a video signal input processing circuit 10 and processed to become the signal of a system for display by a system clock SCK.例文帳に追加

外部ＡＤＣ１１でＡ／Ｄ変換したディジタル映像信号を映像信号入力処理回路１０に取り込みシステムクロックＳＣＫにより表示用の方式の信号となるよう処理する。 - 特許庁

For example, it is possible to select the clock frequency higher than a frequency to be used by a fully mounted system in this system where devices are not necessarily fully mounted.例文帳に追加

例えばデバイスがフル実装されているわけではないシステム内において、本発明の実施例はフル実装されたシステムが利用する周波数よりも高いクロック周波数を選択することができる(408)。 - 特許庁

A strobe latch part 106 generates check data at the reception timing of each delayed strobe signal, and a system latch part 107 latches the check data latched in the strobe latch part 106, with a system clock s200.例文帳に追加

ストローブラッチ部１０６は、前記各遅延ストローブ信号の受信タイミングでチェック用データを生成し、システムラッチ部１０７は、ストローブラッチ部１０６でラッチされたチェック用データをシステムクロックｓ２００でラッチする。 - 特許庁

For example, it is possible to select the clock frequency higher than a frequency to be used by the fully mounted system in the system where devices are not necessarily fully mounted (408).例文帳に追加

例えばデバイスがフル実装されているわけではないシステム内において、本発明の実施例はフル実装されたシステムが利用する周波数よりも高いクロック周波数を選択することができる(408)。 - 特許庁

A PHY_EN signal to be output from a system interface 23 is turned off by power-on reset, and a clock control part 15 is set so that the output of a second clock generation part 14 can be prevented from being supplied to the Eithernet (R) PHY10.例文帳に追加

パワーオンリセットにより、システムインタフェース２３から出力されるＰＨＹ_ＥＮ信号をオフにして、第２のクロック生成部１４の出力がイーサネット（登録商標）ＰＨＹ１０に供給されないようにクロック制御部１５を設定する。 - 特許庁

Disclosed is a system and method for booting a host device from a peripheral device via an interface such as an MMC/SD interface including a power supply terminal, a data bus having a data bus terminal, a clock line having a clock terminal, and a command line having a command terminal.例文帳に追加

電源端子と，データバス端子を備えるデータバスと，クロック端子を備えるクロック線と，コマンド端子を備えるコマンド線と，を備えるＭＭＣ／ＳＤインタフェースのようなインタフェースを介して周辺デバイスからホストデバイスをブートするシステム及び方法である。 - 特許庁

In a first power-down mode, the OUT-transfer transmitter circuit 22 is set to the power-down mode, and the clock-transfer transmitter circuit 24 is set to the power-down mode to stop a system clock signal of a target-side data transfer control device 30.例文帳に追加

第１のパワーダウンモードでは、ＯＵＴ転送用トランスミッタ回路２２をパワーダウンモードに設定すると共にクロック転送用トランスミッタ回路２４をパワーダウンモードに設定してターゲット側データ転送制御装置３０のシステムクロックを停止させる。 - 特許庁

The interface 13 for receiving data from an image sensor, which has an image forming array 12, and a clock generator 1A and transferring these data to a processor system 10 is provided with a memory for storing the image forming array data at a speed determined by a clock signal.例文帳に追加

画像形成アレイ１２を有する画像センサとクロックジェネレータ１Ａとからデータを受信し、このデータをプロセッサシステム１０へ転送するインタフェース１３は、画像形成アレイデータを、該クロック信号により決定された速度で記憶するメモリを備える。 - 特許庁

A clock generation output control part 31 of the host system 30 notifies the control part 141 of invalidation notice when the bus 20 is not used exceeding fixed time at a valid output state where an output operation of the bus clock BCLK is valid.例文帳に追加

ホストシステム３０のクロック生成出力制御部３１は、バスクロックＢＣＬＫの出力動作が有効な有効出力状態において、バス２０が一定時間を超えて使用されない場合、無効予告を制御部１４１に通知する。 - 特許庁

Since a beacon interval is measured not by using beacon interval information stored in the beacon but by using a timer clock in the terminal, clock accuracy between the base station and the terminal does not have to be strictly matched with each other and then this system becomes inexpensive.例文帳に追加

ビーコンに格納されたビーコン間隔情報を用いるのではなく、端末内のタイマクロックを用いてビーコン間隔を計測するので、基地局および端末のクロック精度を厳密に一致させる必要がなく、したがってシステムが安価になる。 - 特許庁

To obtain an alarm clock having a receiver function which is easy to be moved and carried at a relatively low cost and functions as a house-to- house receiver that can be operated with a battery power supply and an administrative radio system for disaster prevention using this alarm clock having a receiver function.例文帳に追加

比較的低コストで、移動、携帯が容易であり、電池電源で動作可能な戸別受信機として機能する受信機能付き目覚し時計およびこの受信機能付き目覚し時計を用いた防災行政無線システムを提供する。 - 特許庁

When it is judged that data in the synchronizing register are valid, data are supplied synchronously from an appropriate synchronizing register so that readjusted data can be caught using a system clock of which a receiving circuit is readjusted for specific transition of the clock when it is judged that data in the synchronizing register are valid.例文帳に追加

同期化レジスタ内のデータが有効であると判断されると、クロックの特定の遷移に対して受ける回路が再調整されたデータをシステムクロックを使用して捕捉できるように、データは適切な同期化レジスタから同期的に供給される。 - 特許庁

To provide a communication system capable of reproducing a clock suitable for data reproduction correctly following up the phase of a serial data signal even if a clock and data have large and fast relative jitters, a receiving apparatus, and a receiving method.例文帳に追加

クロックとデータに大きくて高速の相対ジッタがある場合であってもシリアルデータ信号の位相に正しく追従したデータ再生に最適なクロックを再生することが可能な通信システム、受信装置、および受信方法を提供する。 - 特許庁

To simplify timing design when a high speed operation is required, and to reduce power consumption associated with a high speed clock cycle, and to reduce the occupancy area of wiring for supplying a clock signal in a system constituted of a flip flop circuit.例文帳に追加

フリップフロップ回路で構成されたシステムにより高速動作が要求された場合のタイミング設計を容易にすると共に、高速クロックサイクルに伴う消費電力を低減し、さらにクロック信号供給用配線の占有面積の削減を図る。 - 特許庁

To provide a clock generating circuit of an SSCG system and a semiconductor integrated circuit incorporating the clock generating circuit in which an excellent spectrum spreading effect is included, noise generation is reduced and malfunctions of peripheral circuits or electronic components can be decreased.例文帳に追加

良好なスペクトラム拡散効果を有しノイズの発生が少なく周辺回路や電子部品の誤動作を減少させることができるＳＳＣＧ方式のクロック生成回路およびそれを内蔵した半導体集積回路を提供する。 - 特許庁

A clock enable signal 23 is transmitted from a power saving mode control part 14 to each power saving object functional block 11 by shifting in every predetermined time by synchronizing it with a system clock 20 to be transmitted from a controller 100 to an ASIC 10.例文帳に追加

制御装置１００からＡＳＩＣ１０に送出されるシステムクロック２０と同期させることで、節電モード制御部１４から所定の時間づつシフトさせて節電対象機能ブロック１１各々へクロックイネーブル信号２３を伝送する。 - 特許庁

To provide an image forming method and an image forming device which prevent magnifications in the horizontal direction from being varied by the influence of frequency dispersion of a clock even in the case that a frequency dispersed clock is applied to a write system of the image forming device.例文帳に追加

画像形成装置の書き込み系に周波数分散クロックを適用した場合であっても、クロックの周波数分散の影響によって水平方向の倍率が変動することのない画像形成方法および画像形成装置を提供する。 - 特許庁

To provide a data receiving device, a data transfer controlling device, and a data transfer system for receiving serial data, which is transferred from a master with a high-speed clock, with a relatively low-speed clock; thereby allowing the devices having low power consumption to be configured at a low cost.例文帳に追加

マスタから高速クロックで転送されるシリアルデータを、相対的に低速なクロックで受信して、低消費電力で、しかも低コストで装置を構成し得るデータ受信装置、データ転送制御装置およびデータ転送システムを提供する。 - 特許庁

To provide a data processing system, in which a single device such as a microprocessor makes a high-speed device and a low speed device synchronized with respective unique clock signals and can selectively access the high- speed and low-speed devices, and clock control when accesses are changed is easily performed.例文帳に追加

マイクロプロセッサのような１個のデバイスで高速デバイスと低速デバイスを夫々固有のクロック信号に同期させて選択的にアクセスすることができると共にアクセスの切り換え時のクロック制御が容易なデータ処理システムを提供する。 - 特許庁