「System Clock」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

The reference frequency generating circuit employed for a signal conditioner conducting signal processing is provided with a counter circuit that counts a known gate signal with a system clock signal and a frequency divider that applies frequency division to the system clock signal by using a ratio of the count of the counter circuit to a received data signal for a frequency division ratio.例文帳に追加

信号処理を行うシグナルコンディショナに用いられる基準周波数発生回路において、既知のゲート信号をシステムクロック信号でカウントするカウンタ回路と、このカウンタ回路のカウント値と入力されるデータ信号との比を分周比として前記システムクロック信号を分周する分周器とを設ける。 - 特許庁

The method includes a step of generating a calibrated slow clock, a step of generating absolute time values, by counting the calibrated slow clock to provide a unified time base, a step of timing events in the wireless system, based on the absolute time values of the unified time base independently of the wireless system time base.例文帳に追加

方法は、較正低速クロックを生成するステップと、較正低速クロックを計数することによって絶対時間値を生成して統一時間ベースを提供するステップと、無線システム時間ベースとは独立に、統一時間ベースの絶対時間値に基づいて、無線システム内の事象のタイミングをとるステップとを含む。 - 特許庁

The present invention relates to a method for controlling an output bit rate of an encoded bit stream in an asynchronized encoding system, the asynchronizing encoding system including a video compression engine which has a first clock and outputs a bit stream at a first rate, and a video encoder which has a second clock and outputs a bit stream at a second rate.例文帳に追加

非同期コード化システムにおいて、コード化ビットストリームの出力ビットレートを制御する方法であって、該非同期コード化システムは、第１のクロックを有し、ビットストリームを第１のレートで出力するビデオ圧縮エンジンと、第２のクロックを有し、ビットストリームを第２のレートで出力するビデオエンコーダとを含む。 - 特許庁

The PN system generating means operating with the other clock is controlled based on a clock selected from a plurality of clocks (clk2-clkN) so that the transition spots can be made different every time, and that even when the initial value and output timing of the PN system generating means are the same, the possibility that the same random number is generated can be reduced.例文帳に追加

他クロック動作ＰＮ系列発生手段は、複数のクロック（ｃｌｋ２〜ｃｌｋＮ）から選択されるクロックに基づいて制御されるため、遷移地点は毎回異なり、ＰＮ系列発生手段の初期値、出力タイミングが同一でも、同一の乱数が発生する可能性が低減される。 - 特許庁

A microcomputer (40) includes a plurality of the external terminals (51-1, 51-2, 52-1, 52-2, 53-1, 53-2), and data system function parts (11, 12) to handle data input and output through the external terminals, and a clock system function part (13) to handle a clock signal input and output through the external terminals.例文帳に追加

マイクロコンピュータ（４０）は、複数の外部端子（５１−１，５１−２，５２−１，５２−２，５３−１，５３−２）と、上記外部端子を介して入力又は出力されるデータを取り扱うデータ系機能部（１１，１２）と、上記外部端子を介して入力又は出力されるクロック信号を取り扱うクロック系機能部（１３）とを含む。 - 特許庁

To provide an alarm sound setting system allowing the acquisition of alarm sound data in a state easily usable of alarm sound and facilitating the set of the data to an alarm clock, an alarm clock in this system, and an alarm sound data providing server for providing the alarm sound data by use of the Internet.例文帳に追加

目覚まし音として利用しやすい状態の目覚まし音データを入手可能であり、そのデータを簡易に目覚まし時計に設定可能な目覚まし音設定システム、そのシステムにおける目覚まし時計、並びに、目覚まし音データをインターネットを利用して提供する目覚まし音データ提供サーバを提供する。 - 特許庁

The interrupt control circuit inverts a clock stop signal (OSCSTP) outputted from the system control circuit, stopping the system clock when interrupt requirement is given by external interrupt requirement signals (IRQ1, IRQ2) in a standby state and when interrupt masking by corresponding interrupt masking signals (IRQ1E, IRQ2E) is not performed.例文帳に追加

割り込み制御回路は、スタンバイ状態において、外部割り込み要求信号（ＩＲＱ１，ＩＲＱ２）によって割り込み要求があり、対応する割り込みマスク信号（ＩＲＱ１Ｅ，ＩＲＱ２Ｅ）による割り込みマスクが行われていないときは、システム制御回路から出力され、システムクロックを停止させるクロック停止信号（ＯＳＣＳＴＰ）を反転させる。 - 特許庁

To obtain a transmitter that assigns transmission data to modulation data for transmission in response to a modulation system and a coding rate that are changed only with an external clock even when a circuit of the transmitter is operated by the external clock only and the modulation system and the coding rate are optionally changed through an external switching of a modulation operating mode.例文帳に追加

外部からのクロック単一で回路内を動作させ、同じく外部からの変調動作モードの切り替えで変調方式と符号化率を任意に可変しても外部からのクロックのみで変調方式と符号化率の可変に応じ、送信データを変調データに割り当て送信する装置を提供する。 - 特許庁

To provide reference clock selecting device/method which can suppress the fluctuation of a system clock used in a mobile communication base station device, can stabilize a system itself and can suppress the step-out of data and the erroneous recognition of data when the mobile communication base station device is operated.例文帳に追加

本発明は、移動体通信基地局装置内にて使用するシステムクロックの揺らぎを抑えてシステム自体を安定させることができ、移動体通信基地局装置の運用時のデータ同期はずれやデータの誤認識を抑えることができる基準クロック選択装置及び基準クロック選択方法を提供することを課題とする。 - 特許庁

In the debugging system 1 including a pin-saving type debugging tool 50 and a target system 10, the integrated circuit device 20 with the CPU built in and an oscillator 30 for generating and outputting digital clock are mounted on a board 40 of the target system 10.例文帳に追加

省ピン型のデバッグツール５０と、ターゲットシステム１０を含むデバッグシステム１であって、前記ターゲットシステム１０の基板４０には、ＣＰＵ内蔵の集積回路装置２０と、デジタルクロックを生成して出力する発信器３０が実装さる。 - 特許庁

To provide a frequency control circuit capable of controlling the power consumption of the system to be optimal according to activity by automatically changing the frequency of a clock to be supplied to a system according to the rate of the operating state of the system.例文帳に追加

システムの稼動状態の割合に応じて、システムに供給するクロックの周波数を自動的に変更することができ、システムの消費電力をアクティビティに応じた最適なものに制御することができる周波数制御回路を提供する。 - 特許庁

In the video display system 1 equipped with a plurality of display devices 6 which are arrayed and a display control means 4, the display devices 6 each have a display unit which displays display data 16 based upon a display clock signal 9C and the display control means 4 generates a reference clock signal 5C having a lower frequency than the display clock signal 9C.例文帳に追加

配列された複数の表示装置６と表示制御手段４を備える映像表示システム１において、表示装置６は、表示クロック信号９Ｃに基づいて表示データ１６の表示を行う表示部を備え、表示制御手段４は、表示クロック信号９Ｃの周波数より低い周波数の基準クロック信号５Ｃを生成する。 - 特許庁

To provide a technology of reducing a "deviation" amount of a transmission/reception reference without a circuit correcting a "deviation" of a reference timing (transmission/reception reference) of data transmission/reception in a communication system where a clock signal is transmitted from a certain communication device and a communication device having received the clock signal transmits/receives data referring to the received clock signal.例文帳に追加

ある通信装置からクロック信号を送信し、このクロック信号を受信した通信装置が受信したクロック信号を基準にデータの送受信を行う通信システムにおいて、データ送受信の基準タイミング（送受信基準）の「ずれ」を補正する回路を備えることなく、送受信基準の「ずれ」量を減少させるができる技術を提供する。 - 特許庁

A receiver 2 of the clock abnormality detection system periodically reads in a signal received from a transmitter 1 by serial communication (start-stop synchronization), and when the bit value read in immediately after a delimiter of each bit differs from that read in immediately before the next delimiter, a clock abnormality detector 23 determines it as clock abnormality, and outputs a warning.例文帳に追加

クロック異常検知システムの受信機２は、送信機１から送信されたシリアル通信（調歩同期）で受信した信号を周期的に読み込み、各ビットの区切りの直後に読み込んだビット値がその次の区切りの直前に読み込んだビット値と異なる場合、クロック異常検知装置２３はクロック異常と判定して警報を出力する。 - 特許庁

To provide a reference clock recovery method, a packet multiplex device, a packet separation device and transmission system, which allow synchronization of a plurality of decoders of the reception side with STCs of each encoder of the transmission side in a single clock recovery section when a plurality of kinds of signals distributed from the transmission side having one reference clock are received on the reception side.例文帳に追加

一つの基準クロックを有する送信側から配信された複数の種類の信号を受信側で受信する際に、単一のクロック復元部で受信側の複数の復号器が送信側の各符号器のＳＴＣと同期可能である基準クロック復元方法、パケット多重装置、パケット分離装置及び伝送システムを提供することを目的とする。 - 特許庁

The high speed interface power management system includes a clock control state machine 112 carrying out state transition on the basis of a state signal outputted from circuits 105-109 divided by the transfer rate and the communication protocol, and gate circuits 113-118 carrying out supply stoppage of a clock when a control signal outputted from the clock control state machine 112 is received.例文帳に追加

高速インターフェースパワーマネージメント装置は転送速度および通信プロトコルにより分割された回路１０５〜１０９により出力される状態信号を基に状態を遷移するクロック制御ステートマシン１１２と、クロック制御ステートマシン１１２により出力される制御信号を受け、クロックの供給停止を行うゲート回路１１３〜１１８を含む。 - 特許庁

Concerning this trigger node for measurement and control system, this trigger node is provided with a synchronous clock 14 for managing time, a means for synchronizing the time managed by the synchronous clock 14 and a means for asserting a trigger signal 22 when the time from the synchronous clock 14 coincides with trigger time related to the trigger signal 22.例文帳に追加

時間を管理する同期クロック１４と、前記同期クロック１４において管理されている前記時間を同期するための手段と、前記同期クロック１４からの前記時間がトリガ信号２２に関連するトリガ時間と一致するときに前記トリガ信号２２をアサートするための手段とを含んでいる測定及び制御システムのためのトリガ・ノードを提供する。 - 特許庁

Power supply voltage stabilization determination circuit groups 105 to 107, at clock control timing that a clock control circuit 603 changes a system clock 618 into a high speed operation state from a low speed operation state, detects transition from a state in which a power supply voltage supplied to a CPU 604 and a peripheral logic 608 varies to a state in which the voltage is stabilized.例文帳に追加

電源電圧安定化判定回路群１０５〜１０７は、クロック制御回路６０３がシステムクロック６１８を低速動作状態から高速動作状態に変更するクロック制御タイミングにおいて、ＣＰＵ６０４や周辺ロジック６０８に供給される電源電圧が変動する状態から安定する状態への遷移を検出する。 - 特許庁

The optical disk device of the CAV system for recording information by irradiating the surface of an optical disk 3 with a laser beam comprises a PLL circuit 11 for oscillating prescribed clock signals by the multiplication number of a reference clock and the write strategy circuit 9 for adjusting the laser beam outputted corresponding to the oscillated prescribed clock signals from the PLL circuit 11, and the PLL circuit 11 uses a crystal oscillator as the reference clock.例文帳に追加

光ディスク３の表面にレーザー光を照射して情報を記録するＣＡＶ方式の光ディスク装置１において、基準クロックの逓倍数で所定のクロック信号を発振するＰＬＬ回路１１と、ＰＬＬ回路１１から発振された所定のクロック信号に応じて出力されるレーザー光を調整するライトストラテジ回路９とを備え、ＰＬＬ回路１１は水晶発振器を基準クロックに使用してある。 - 特許庁

The system of this technique is provided with a first means which obtains ratio between a frequency setting core clock of a processor and a frequency setting bus, and a second means which adjusts operating voltage of the processor responding to the change of clock frequency of core and bus of the processor.例文帳に追加

プロセツサのコアクロツクを設定する１つの周波数と、バスを設定する１つの周波数との間の比を求める第１の手段と、プロセツサの動作電圧をプロセツサのコアおよびバスのクロツク周波数の変化に応じて調整する第２の手段を備える。 - 特許庁

By this method, the clock of a GPS receiver can be used to synchronize the clock of the GPS receiver with a GPS system time by supplying a hardware trigger pulse for synchronizing a device with a general reference standard on the basis of a cellular communication signal.例文帳に追加

本発明の方法によれば、セルラ通信信号を基礎としてデバイスを汎用時間基準に同期させるためのハードウェア・トリガー・パルスを供給することにより、ＧＰＳ受信機のクロックをＧＰＳシステム時間に同期させるために使用されることが可能である。 - 特許庁

To solve the problem that in a communication system in which data is transmitted and received in synchronization with a clock signal, a peripheral device cannot transfer data to a host device when the host device stops outputting the clock signal and thus the peripheral device cannot promptly transmit an interrupt request to the host device.例文帳に追加

クロック信号に同期してデータ送受信を行う通信システムでは、ホスト装置がクロック信号の出力を停止すると、周辺装置からホスト装置へデータ転送ができず、周辺装置からホスト装置へ割込み要求を速やかに伝えることができない。 - 特許庁

To reduce the number of transmission lines for clock signals of different frequencies and to simplify a circuit scale of a reception circuit even if a frequency difference of clocks is a small, in a system for transmitting and receiving a plurality of data signals in an asynchronous relationship and synchronized with the clock signals of different frequencies.例文帳に追加

異なる周波数のクロック信号に同期した非同期関係にある複数のデータ信号を送受信するシステムにおいて、クロック信号の伝送線数を削減すると共に、各クロックの周波数差が小さくても受信回路の回路規模を簡略化する。 - 特許庁

To match a sampling clock frequency at a repeater side to a sampling clock frequency at a transmission apparatus side even when an interference wave component (sneaked path wave component, multi-path component) is superposed on a reception signal at the repeater of an SFN system.例文帳に追加

ＳＦＮ方式の中継装置において、受信信号に干渉波成分（回り込み波成分、マルチパス成分）が重畳されているときでも、中継装置側のサンプリングクロック周波数を送信装置側のサンプリングクロック周波数に合わせることができるようにする。 - 特許庁

A liquid crystal display system 10 includes the signal line 189a, which is used to transmit a transfer clock signal CLKf to a liquid crystal module 14 in an operation mode Ma, and transmit a transfer clock signal CLKt to a touch screen controller 21 in an idle mode Mp.例文帳に追加

液晶表示システム１０は、動作モードＭａの場合に転送クロック信号ＣＬＫｆを液晶モジュール１４に送信し、休止モードＭｐの場合に転送クロック信号ＣＬＫｔをタッチスクリーンコントローラ２１に送信する信号線１８９ａを備える。 - 特許庁

To provide a delay quantity adjustment system and a delay quantity adjusting method for sampling clock of a video signal, which can maintain the number of steps of the phase adjustment of the sampling lock at a fixed level whatever the frequency the sampling clock may be.例文帳に追加

本発明は、サンプリングクロックがどのような周波数でもサンプリングクロックの位相調整のステップ数を一定に保つことができる映像信号のサンプリングクロックのディレイ量調整システム、ディレイ量調整方法および記録媒体を提供することを課題とする。 - 特許庁

To eliminate the need for cable connections for synchronizing sensors in accordance with arrangements of the sensors, movements of the sensors and the like, and to enable a compensation of clock errors among sensors to be processed in a positioning system, in order to eliminate the need for a transmitting station for compensating the clock errors.例文帳に追加

センサの配置やセンサ自体の移動などに対応してセンサ間の同期をとるためのケーブル接続を不要とし、また、時計誤差を補正するための送信局を不要とするために、測位装置内の処理でセンサ間の時計誤差の補正を可能にする。 - 特許庁

To provide an automatic frequency control system capable of quickly synchronizing the frequency of an internal clock of a mobile terminal with that of a clock of a base station to be a new connection destination when power for the mobile object is turned on or the terminal is restored from the outside of a range.例文帳に追加

移動端末が電源投入時、圏外からの復帰時、ハンドオーバ時などに、移動端末の内部クロックの周波数を新しい接続先の基地局のクロックの周波数に即座に同期させることを可能とする自動周波数制御方式を提供する。 - 特許庁

When it is instructed to perform a complete standby operation by a first operation control signal cmq from an external terminal T3, a clock generating circuit CGC stops to operate, prevents to generate a system clock signal C2, and the power consumption is made low in the circuit wholly.例文帳に追加

システムＬＳＩに対してＤＲＡＭモジュールを適用するとともに、システムＬＳＩに対してその全体の動作を抑制するスタンバイモードと、少なくともＤＲＡＭモジュールを動作状態として残し他の回路の動作を抑制する動作スタンバイモードとを設定する。 - 特許庁

To reduce a number of charging and discharging of wiring between chips per one clock cycle to reduce a consumption power without using multi power sources, such as a multi potential transmission, and without using a high speed clock or a high speed delay control required for the pulse width modulation data transmission system.例文帳に追加

多電位伝送のような多電源を用いず、かつ、パルス幅変調データ伝送方式で必要とされる高速クロックあるいは高速遅延制御を用いず、１クロックサイクルあたりのチップ間配線充放電回数を減らして消費電力を削減する。 - 特許庁

This data processor 100 is connected to an external device via a system bus, and has an MPU core part 101 for operating according to an internal clock formed according to an external clock, an operand access part 102, a command fetch part 104, and an external bus interface part 106.例文帳に追加

データ処理装置１００はシステムバスを介して外部装置に接続され、外部クロックに応じて生成された内部クロックに応じて動作するＭＰＵコア部１０１、オペランドアクセス部１０２、命令フェッチ部１０４、及び外部バスインターフェース部１０６を備えている。 - 特許庁

The operation clock of the DRAM block 14 is set at a frequency higher than a system clock of the logic circuits 11, 12, and 20-bit output D1, D2 of the logic circuits 11, 12 are serial/parallel-converted to 60-bit data DI, and are written in the DRAM block 14.例文帳に追加

ＤＲＡＭブロック１４の動作クロックは論理回路１１，１２のシステムクロックよりも高い周波数に設定されており、論理回路１１，１２の２０ビット出力Ｄ１，Ｄ２は、６０ビットデータＤＩにシリアル／パラレル変換されてＤＲＡＭブロック１４に書き込まれる。 - 特許庁

The system further includes a clock means which measures a suspicious time of the period between entrance and exit of the guest X, and outputs a fixed determination result when it is determined that the suspicious time is a predetermined time based on the measurement of the clock means.例文帳に追加

更に、ゲストＸが入場してから退出するまでの時間のうちの不審時間を計測する時計手段を有し、前記時計手段の計測に基づき不審時間が所定の時間であると判断するときに、一定の判断結果を出力する。 - 特許庁

The delay block of the CIC filter 6 is constituted of a flip-flop 15 with a data enable function, clock signals outputted from an NCO 14 are supplied to the flip-flop 15 on the basis of a system clock clk, thereby making the cut-off frequency changeable.例文帳に追加

ＣＩＣフィルタ６の遅延ブロックをデータイネーブル機能付きのフリップフロップ１５で構成し、システムクロックclkに基づいてＮＣＯ１４より出力されるクロック信号をフリップフロップ１５に供給することで、遮断周波数が変更可能となるように構成する。 - 特許庁

The value of the comparison register 30 is added or subtracted to correct the error between the clocks in an image processing system, when the error is generated between values in a second value register 70 for counting a clock from a second circuit 60 carrying out a roll of the RTC (real time clock) and the present time value 50.例文帳に追加

ＲＴＣ（リアルタイムクロック）の役割を果たす秒回路６０からのクロックをカウントする秒値レジスタ７０と現在時刻値５０の値に誤差が生じた場合は、比較レジスタ３０の値を加減算することで、画像処理システム内のクロック間の誤差を補正する。 - 特許庁

The processing execution part 1C executes processing according to a program based on the execution request information, and when the number of requested processing is large, and the number of processing which has not been executed is increased, a control signal to increase the frequency of a system clock is transmitted to a clock controller 24.例文帳に追加

処理実行部１Ｃは、実行要求情報に基づくプログラムによって処理を実行するが、要求された処理の数が多く未処理の数が増えた場合には、クロックコントローラ２４に対してシステムクロックの周波数をアップさせる制御信号を送る。 - 特許庁

To provide an inexpensive mobile communication system suitably mounted on a mobile object in which system clock synchronization between mobile objects or between the mobile object and a ground station is not required, the configuration is simplified, weight reduction is attained, and downsizing is attained.例文帳に追加

移動体間または移動体と地上局間とのクロック同期を不要とし、構成が簡単で軽量化、小型化が図れ、移動体に実装するに適当で、かつ安価な移動体通信システムと得る。 - 特許庁

At the timing of (n+4)th clock, a DMA controller outputs an address (address D2) next to a DRAM leading address through a system bus to a DRAM, reads data B from the address D2 and outputs them through the system bus to a SRAM 33.例文帳に追加

第（ｎ＋４）クロックのタイミングにおいて、DMAコントローラは、DRAMに、システムバスを介して、DRAM先頭アドレスの次のアドレス（アドレスD2）を出力するとともに、アドレスD2からデータBを読み出させ、システムバスを介して、SRAM３３に出力させる。 - 特許庁

Afterwards, the personal computer 30 distributes the system time clocked by the system clock 40 through a master programmable controller 10 and a network 15 to programmable controllers 11, 12, and 13 for the control of producing facilities 21, 22, and 23.例文帳に追加

その後、パーソナルコンピュータ３０は、システムクロック４０が計時するシステム時間を、マスタプログラマブルコントローラ１０およびネットワーク１５を介して、生産設備２１，２２，２３の制御のためのプログラマブルコントローラ１１，１２，１３に配信する。 - 特許庁

To provide a prototype board capable of carrying out a test at a high speed the system clock frequency nearly equal to an actual use frequency when designing or estimating a system LSI, and allowing reduction of a TAT.例文帳に追加

システムＬＳＩの設計・評価を行う際に、システムクロックの周波数を実際に使用する周波数に近い高速で試験を行うことができ、さらに、ＴＡＴも短くてすむプロトタイプ・ボードを提供する。 - 特許庁

To provide an ADSL system which can operate Annex C service normally, even at a location (area) where DCS signals are not supplied, and a clock of the system, and a DCS signal supplying device.例文帳に追加

ＤＣＳ信号が供給されない場所（地域）であっても、Ａｎｎｅｘ Ｃサービスを正常に運用することができるＡＤＳＬシステム並びに該システムのクロック及びＤＣＳ信号供給装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit incorporating a system designed to be an asynchronous system not using a clock signal that stably generates a timing of an operating end of a circuit block while suppressing power consumption and electromagnetic noise.例文帳に追加

クロック信号を用いない非同期式で設計されたシステムを内蔵する半導体集積回路において、消費電力や電磁ノイズを抑えながら回路ブロックの動作終了のタイミングを安定して生成する。 - 特許庁

The disk eccentric component included in the rotation control signal of a spindle motor 3 is extracted, the system clock of a recording system signal processing circuit 22 is modulated in phase in accordance with the disk eccentric component and the jitter is suppressed.例文帳に追加

スピンドルモータ３の回転制御信号に含まれるディスク偏芯成分を抽出し、このディスク偏芯成分に応じて記録系信号処理回路２２のシステムクロックを位相変調し、ジッタを抑制する。 - 特許庁

Since signals from different synchronizing systems having respectively different frequency bands are synchronized with a clock of the count system 11 by the converter 10, the constitution of the system 11 can be simplified and accurate measurement can be attained.例文帳に追加

異なる周波数の異なる同期系の信号が、同期信号変換器１０により、計数系のクロックに同期されることにより、計数器系１１の構成を簡単にすることができ、且つ精確な計測が可能となる。 - 特許庁

To provide a method for efficiently diffusing a spectrum without permitting a jitter in a clock signal and reducing peaks of unnecessary radiation, and to provide a system facilitating countermeasures for an unnecessary radiation countermeasure particularly in display body system construction, and providing an equivalent effect or more by a simple circuit.例文帳に追加

クロック信号にジッタを与えることなくスペクトルを効率的に拡散させ不要放射のピークを減らす方法を提供し特に表示体システム構築において不要放射対策を容易にする。 - 特許庁