「Two bit」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The two-step word line voltage signal offers a further excellent access obstruction margin to the bit cell 4.例文帳に追加

この２ステップワード線電圧信号は、ビットセル４に対してより良好なアクセス妨害マージンを提供する。 - 特許庁

A DPSK/ASK converting device 12 comprises one-bit delay interferometers 16a and 16b of two systems.例文帳に追加

ＤＰＳＫ／ＡＳＫ変換装置１２は、２系統の１ビット遅延干渉計１６ａ，１６ｂを具備する。 - 特許庁

61/4f2 DRAM CELL STRUCTURE HAVING FOUR NODES AND TWO PHASE WORD LINE LEVELS FOR EACH BIT LINE STUD例文帳に追加

ビット線スタッド毎に４つのノ—ドと２つの位相ワ—ド線レベルを有する６１／４ｆ２ＤＲＡＭセル構造 - 特許庁

For example, two-bit information for optionally specifying the bank is set in a register (MMUCR. RC).例文帳に追加

例えば、上記バンクを任意に指定するための２ビットの情報がレジスタ（ＭＭＵＣＲ．ＲＣ）に設定される。 - 特許庁

The two-stage D/A converter outputs an analogue voltage by an M-bit digital code that is inputted.例文帳に追加

この２ステージＤ／Ａコンバータは、入力されたＭビットのデジタルコードによってアナログ電圧を出力する。 - 特許庁

In each target module, an analog switch 4 is controlled by the two bit signals of "SLOT0" and "SLOT1".例文帳に追加

各ターゲットモジュールでは、「ＳＬＯＴ０」および「ＳＬＯＴ１」の２ビットの信号でアナログスイッチ４を制御する。 - 特許庁

The storage capacity of the storage device can be doubled since it has two-transistor 2-bit unit cells.例文帳に追加

また、２トランジスター２ビット単位セルを有することができるために記憶容量が２倍に増加できる。 - 特許庁

The display panel selective bit shows one selected by the central processing part between the two display panels.例文帳に追加

表示パネル選択ビットは、二枚の表示パネルのうち、中央処理部によって選択された方を示す。 - 特許庁

A Δθ estimating part 8 obtains two phase deviations Δθ1 and Δθ2 per bit from a reception signal.例文帳に追加

Δθ推定部８は受信信号から二つの１ビット当たりの位相ずれΔθ１，Δθ２を求める。 - 特許庁

In Kansai area, where the size of tatami is larger than that of Kanto, the top section is a little bit shorter than the ratio of two to one. 例文帳に追加

関東よりも畳の大きな関西では、2対1よりも上部を若干短めに作られる。 - Wikipedia日英京都関連文書対訳コーパス

Two cells 17 connected to the same bit line pair BL/XBL are simultaneously selected.例文帳に追加

そこで、同一のビット線対ＢＬ／ＸＢＬに接続される２つずつの１７が同時に選択される。 - 特許庁

Each complementary logic state signal line BIT, nBIT indicates one out of two logic states.例文帳に追加

各相補形論理状態信号線ＢＩＴ、ｎＢＩＴは、２つの論理状態のうちの１つを表す。 - 特許庁

Each search unit contains a DES engine, which performs DES on two 32-bit registers L/R using the key value in KeyCounter. 例文帳に追加

各探索ユニットはDESエンジンを持っていて、キーカウンタの値を使ってL/Rの二つの32ビットレジスタにDESを行う。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

Then, division for averaging is done in two steps, and the first half provides division with a power of two as a divisor to be performed by a bit shift arithmetic unit 70.例文帳に追加

ここで、平均化のための除算を２回に分け、前半は、ビットシフト演算器７０による、２のべき乗を除数とする除算を行う。 - 特許庁

The respective still images are divided into blocks and into two colors in a blocking part 16 and the bit map generation of the two colors are performed for the respective blocks.例文帳に追加

各静止画は、ブロック化部１６でブロック化されるとともに、各ブロックについて２色化とその２色のビットマップ生成が行われる。 - 特許庁

A correlation value of two contents is calculated based on the bit string corresponding to the two contents extracted from the alarm contents and the operation contents.例文帳に追加

アラーム内容及び操作内容から抽出された２つの内容に対応するビット列に基づいて２つの内容の相関値を算出する。 - 特許庁

A picture encoding device generates two types of bit plane information different in the number of gradation based on an inputted picture, selects one bit plane information between two types of bit plane information based on the precision of a restored picture obtained by restoring respective pieces of bit plane information, gathers selected bit plane information and restoration information and outputs it to an outer part as fixed length encoding information.例文帳に追加

本発明に係る画像符号化装置は、入力される画像に基づき階調数の異なる２種類のビットプレーン情報を作成し、各ビットプレーン情報を復元した復元画像の精度に基づき、２種類のビットプレーン情報のいずれかを選択し、選択したビットプレーン情報と復元情報とを纏めて固定長符号化情報として外部に出力する。 - 特許庁

The single-bit adder 10 directly adds two ΔΣ-modulated one-bit signals x1(n) and x2(n) with an operation clock which is twice as fast as a sampling clock Fs without converting them into multi-bit signals, and outputs the addition result as a one-bit signal z(n).例文帳に追加

シングルビット加算器１０は、サンプリングクロックＦｓの２倍の動作クロックで２個のΔΣ変調された１ビット信号ｘ_１（ｎ），ｘ_２（ｎ）を多ビット信号に変換することなく直接加算し、この加算結果を１ビット信号ｚ（ｎ）として出力する。 - 特許庁

Assuming that a bit map RAM can store bit map data for two bands, writing processing R1 and R2 of bands having sequential numbers of '1' and '2' are performed, respectively, at timing T1 and T3, and each bit map data thus formed is stored in a bit map RAM.例文帳に追加

ビットマップＲＡＭが格納できるビットマップデータは２バンド分であると仮定した場合に、タイミングＴ１，Ｔ３で、一連番号が「１」，「２」のバンドの描画処理Ｒ１，Ｒ２がそれぞれ行われ、作成された各ビットマップデータがビットマップＲＡＭに格納される。 - 特許庁

The multiplication method is provided for multiplying an m-bit multiplicand and an n-bit multiplier y using a k-bit arithmetic unit which can be used for calculating the product of a p-bit value and a q-bit value according to two or more combinations of p and q (p and q are natural numbers) satisfying p+q=k.例文帳に追加

本発明の乗算方法は、ｐ＋ｑ＝ｋ（ｐ、ｑは自然数）を満たすｐ、ｑの２つ以上の組み合わせに対して、ｐビットの値とｑビットの値の積の演算に使用可能なｋビットの演算器を用いて、ｍビットの被乗数ｘとｎビットの乗数ｙの積を乗算演算する乗算方法である。 - 特許庁

A recording compensation circuit of a magnetic disk drive 1 detects a reversing bit and the coded NRZI patterns of the bit right in front and two bits ahead, respectively, when there is a magnetic reversing bit.例文帳に追加

磁気ディスク装置１の記録補正回路は、磁化反転するビットがある場合には、磁化反転するビットと、当該ビットから一つ前のビットと二つ前のビットの符号付ＮＲＺＩパターンをそれぞれ検出する。 - 特許庁

To eliminate a mixture of an interference noise generated at one bit line with the other bit line of adjacent bit lines in a semiconductor memory having two transistors and one capacitor in one memory cell.例文帳に追加

一のメモリセルに２つのトランジスタ及び１つのキャパシタを有する半導体記憶装置において、互いに隣接するビット線同士のうち、一方のビット線で発生する干渉ノイズが他方のビット線に混入しないようにする。 - 特許庁

For example, in signal point arrangement of eight-PSK, the ratio of a communication speed of a data bit string to an encoded sound information bit string is 2: 1, and two bits in a high order are assigned to data and one bit in a low order is assigned to a sound signal sequence, respectively.例文帳に追加

例えば、8PSKの信号点配置において、データビット列と符号化音声情報ビット列の通信速度の比を2：1とし、上位２ビットをデータに、下位１ビットを音声の信号系列に夫々に割り当てる。 - 特許庁

A position of option deciding part 25 of the option tray 20 by which the position designation signal is received inverts one bit of two bits, replaces positions of a high-order bit and a low-order bit and outputs the bits to the lower option tray 20.例文帳に追加

この位置指定信号を受信したオプショントレイ２０のオプション位置判定部２５は、２ビットのうちの１ビットを反転し、かつ、上位ビットと下位ビットの位置を入れ替えて下方のオプショントレイ２０に出力する。 - 特許庁

The SRAM on the SOI substrate includes a network of lines and rows of 6T memory cells having two inverters and two switching transistors, and each memory cell is interconnected with one of two bit lines and one of two word lines.例文帳に追加

ＳＯＩ基板上のＳＲＡＭは、２つのインバータと２つのスイッチトランジスタとを有する６Ｔメモリセルの行及び列のネットワークを含み、各メモリセルは、２つのビット線及びワード線の１つに接続されている。 - 特許庁

Each processing element handles two bits of an input, generates one root bit and a residue, and compares two intermediate test variables and selects '1' or '0' for the root bit and a next residue according to the comparison result.例文帳に追加

各処理素子は、入力の２ビットを取り扱い、１つの根ビットと剰余を形成し、及び２つの中間試験変数を比較しかつ比較に基づいて根ビットと次の余剰に対して「１」か「０」を選択する。 - 特許庁

Concerning M and Y, RGB image data except for the complementary color is also separated to be upper bit data and power bit data to obtain output image data by two-dimensional interpolation arithmetic.例文帳に追加

Ｍ，Ｙについても補色以外のＲＧＢ画像データを上位ビットデータと下位ビットデータとに分離し、２次元補間演算により出力画像データを求める。 - 特許庁

To provide a memory circuit always arranged between two bit lines connected to predetermined different potentials where all bit lines have potential differences opposite to an arithmetic mean potential.例文帳に追加

全てのビット線が相加平均電位と反対の電位差を有する、異なる所定電位に接続された２つのビット線間に、常に配置されるメモリ回路を提供する。 - 特許庁

When displaying a gradation in n bits (n: integer), each bit of the gradation represented by binary digits is divided into three bit group, and one frame is divided into two sub-frame groups.例文帳に追加

ｎビット（ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを３個のビット群に分け、１フレームを２個のサブフレーム群に分割する。 - 特許庁

Thus, data allocation in the two slots can be changed according to the bit length of the error and the voice data can be communicated irrespective of the bit length of the burst error.例文帳に追加

誤りのビット長の長短に応じて２つのスロット内でのデータ割り付けを変えることができ、バースト誤りのビット長に関わらず音声データを通信することができる。 - 特許庁

The semiconductor device also includes bit line drive circuits 22L and 22R capable of driving each of the plural bit lines with at least two stages of strength.例文帳に追加

半導体装置は、複数のビット線の各々を少なくとも２段階の強度で駆動可能に構成されたビット線ドライブ回路２２Ｌ，２２Ｒとをさらに備える。 - 特許庁

Clock signals inverted from each other are input to ck terminals of two 32-bit DRAMs 80 and 90 wired OR-connected to a data bus of 32-bit width.例文帳に追加

３２ｂｉｔ幅のデータバスにワイヤードオア接続された２つの３２ｂｉｔのＤＲＡＭ８０，９０のｃｋ端子には、互いに反転したクロック信号が入力されている。 - 特許庁

When gradations are represented with (n) bits (n: an integer), each bit of a gradation represented in binary notation is divided into three bit groups, and one frame is divided into two subframe groups.例文帳に追加

ｎビット（ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを３個のビット群に分け、１フレームを２個のサブフレーム群に分割。 - 特許庁

A divisor is divided into a mantissa part and an exponent part, division is performed at the mantissa part and then only the bit shift of a power of two is performed by a bit shift circuit 5 for the calculation of the exponent part.例文帳に追加

除数を仮数部と指数部に分け、その仮数部で除算を行い、そのあとで指数部の計算を、ビットシフト回路５により２の羃乗のビットシフトのみ行う。 - 特許庁

To provide an integrated circuit memory array in which an operation mode of a single memory cell for each one bit or an operation mode of memory cells of two pieces or more for each one bit is easily switched.例文帳に追加

１ビットごとにシングルメモリセルの動作モードと１ビットごとに２個以上のメモリセルの動作モードとの切替えを容易に行う集積回路メモリアレイを提供する。 - 特許庁

A decoder 3 receives image data produced by dividing 8 bit pixel data by 2 depending on the number of two semiconductor lasers and generates 8 bit pixel data for each semiconductor laser.例文帳に追加

デコーダ３は、２つの半導体レーザの個数に応じて８ビット画素データを２分した画素データを入力し、各半導体レーザ用にそれぞれ８ビットの画素データを生成する。 - 特許庁

The comparator circuit is provided with plural one-bit comparators 10 which decide the coincidence/noncoincidence of two one-bit signals, output the results and are mutually subjected to wired OR connection.例文帳に追加

比較回路には、２つの１ビット信号の一致／不一致を判定しその結果を出力し相互にワイヤードオア接続された複数個の１ビット比較器が設けられている。 - 特許庁

When gradation is expressed with an n (n is an integer) bit, bits each of which is shown by a binary of the gray scales are divided into three bit groups, and one frame is divided into two subframe groups.例文帳に追加

ｎビット（ｎは整数）で階調を表現する場合、２進数で表示される階調の各ビットを３個のビット群に分け、１フレームを２個のサブフレーム群に分割する。 - 特許庁

Two selection gate lines SGD1, SGD2 of bit line side selection transistors, and two selection gate lines SGS1, SGS2 of source line side selection transistors are separately short-circuited every 64 lines of the bit lines to form bit line side selection gate lines SGD and source line side selection gate lines SGS.例文帳に追加

ビット線側選択トランジスタの２本の選択ゲート線ＳＧＤ１、ＳＧＤ２、ソース線側選択トランジスタの２本の選択ゲート線ＳＧＳ１、ＳＧＳ２は、それぞれビット線６４本おきに短絡され、ビット線側選択ゲート線ＳＧＤ、ソース線側選択ゲート線ＳＧＳとなっている。 - 特許庁

To provide a semiconductor memory device capable of preventing erroneous writing without short-circuiting two bit lines connected to two ports of a dual port memory cell.例文帳に追加

デュアルポートメモリセルの２つのポートに接続された２つのビット線を短絡することなく、誤書込みを防止することができる半導体記憶装置を提供する。 - 特許庁

An ECC function verification control circuit 4 verifies the function of an ECC circuit 10 by comparing a bit position where the one-bit error occurs with a bit position where the circuit 10 detects the one-bit error from outputs of the two selectors 6 and 7 and also comparing a data value before the one-bit error occurs with a data value after the circuit 10 corrects the one-bit error.例文帳に追加

ＥＣＣ機能検証制御回路４は、１ビット誤りを発生させたビット位置と、ＥＣＣ回路１０が二つのセレクタ６，７の出力から１ビット誤りを検出したビット位置とを比較し、また、１ビット誤りを発生させる前のデータ値とＥＣＣ回路１０が１ビット誤りを訂正した後のデータ値を比較することにより、ＥＣＣ回路１０の機能を検証する。 - 特許庁

Thereby, either of two signal lines can be used for confirming a logic state of the bit being addressed.例文帳に追加

それにより、どちらかの信号線が、アドレス指定されたビットの論理状態を確かめるのに使用され得る。 - 特許庁

In other words, two consecutive data of bit image information are processed as one printing data when the data are 'black white'.例文帳に追加

即ち、「黒白」となる場合は、ビットイメージ情報の連続する２個のデータを１個の印字データとして処理する。 - 特許庁

To reduce bit errors by equalizing the levels of two baseband signals which are given to a baseband processing circuit.例文帳に追加

ベースバンド処理回路に入力される二つのベースバンド信号のレベルを等しくしてビットエラーを少なくする。 - 特許庁

METHOD AND APPARATUS FOR SIMULATING TWO-BIT/PEL PRINTING ON BI-LEVEL PRINTER USING INTELLIGENT DOUBLE DOTTING例文帳に追加

インテリジェント・ダブル・ドッティングを使用するバイレベル・プリンタ上で２ビット／ペル印刷をシミュレートするための方法及び装置 - 特許庁