「Two bit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

A reference memory cell MCr is connected to two reference bit lines BLref 0-1.例文帳に追加

参照メモリセルＭＣｒは、２本の参照ビット線ＢＬｒｅｆ０−１に接続される。 - 特許庁

Two had bit the dust, one had fled, four had made good their footing inside our defences, 例文帳に追加

２人が倒れ、一人が逃げ、４人が無事に柵の中に足を踏み入れたわけだ。 - Robert Louis Stevenson『宝島』

A search unit is a small piece of hardware that takes a key and two 64-bit blocks of ciphertext. 例文帳に追加

探索ユニットは小さなハードウェアで、鍵と暗号文の64ビットブロックを2つとってくる。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

A bit stream area RG0 stored in a hard disk device 10 is divided into two bit stream sub-areas RG1, RG2.例文帳に追加

ハードディスク装置１０に格納されているビットストリーム領域ＲＧ０を２つのビットストリームサブ領域ＲＧ１、ＲＧ２に分割する。 - 特許庁

If there is a CAM or RAM bit error, an error will be detected since the two parity bit sets will not match.例文帳に追加

ＣＡＭまたはＲＡＭにビットエラーが発生する場合、これら２つのパリティビットセットは整合しないため、エラーが検出されることになる。 - 特許庁

The chip design can be modified to handle two other popular modes of DES, 1-bit and 8-bit CFB, at the cost of a slightly more expensive chip. 例文帳に追加

チップ設計を変更すれば、よく使われるDESのモードをほかに2つ（1 ビットと 8 ビット CFB）扱えるようになるが、コストは多少高くなる。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

An information storage unit 310 stores two different bit strings S and P, a bit string R, a bit string Ks which is a shared key with a bit string S radio tag, and a bit string TK which is a hash value generated in a radio tag on the basis of a shared key Kt.例文帳に追加

情報記憶部３１０はふたつの異なるビット列Ｓとビット列Ｐ、ビット列Ｒ、ビット列Ｓ無線タグとの共有鍵であるビット列Ｋ_ｓ、および共有鍵Ｋ_ｔに基づいて無線タグ内で生成されたハッシュ値であるビット列ＴＫを格納する。 - 特許庁

Since most computers don't include 20.1-bit integers, Unicode is usually encoded as 32-bit integers internally and either a series of 16-bit integers (UTF-16) (needing two 16-bit integers only when encoding certain rare characters) or a series of 8-bit bytes (UTF-8). 例文帳に追加

ほとんどのコンピューターは 20.1 ビットの整数を扱えないので、Unicode は普通内部データとして 32 ビット整数にエンコードされ、16 ビット整数の列 (UTF-16)(ある種の珍しい文字をエンコードする場合にだけ2 つの 16 ビット整数が必要となる)か、8 ビットバイトの列 (UTF-8)として扱われる。 - JM

The encoding part generates the redundant bit stream so that each of bits contained in the redundant bit stream can also be functioned as a parity bit for one of divided information bit streams being bit streams constituted of a plurality of continuous bits in the information bit streams resulting from dividing the information bit stream into two or more.例文帳に追加

符号化部は、冗長ビット列に含まれる少なくとも１つのビットのそれぞれが、情報ビット列を複数に分割したビット列であって情報ビット列における連続した複数のビットにより構成されるビット列である分割情報ビット列の１つに対するパリティビットとしても機能するように、冗長ビット列を生成する。 - 特許庁

At a transmitting side device, a timing control portion 1-2 generates a flag bit timing signal of one clock period and a data bit timing signal with a period of two clock, and a transmission control portion 1-3 outputs a flag bit signal of bit string of "010" or "101" according to the flag bit timing signal and transmits a data bit according to the data bit timing signal.例文帳に追加

送信側装置では、タイミング制御部１−２で１クロック周期のフラグビットタイミング信号及び２クロック周期のデータビットタイミング信号を生成し、送信制御部１−３は、‘０１０’又は‘１０１’のビット配列のフラグビット信号をフラグビットタイミング信号に合わせて出力し、データビットをデータビットタイミング信号に合わせて送信する。 - 特許庁

Alternatively, an annular bit, which is used in place of the screw bit, can be mounted in such a manner that two split bits, which are split in two in a radial direction of the annular bit, are arranged as above in a state of being inclined at a prescribed angle with respect to a horizontal plane.例文帳に追加

或いは、スクリュービットに代えて環状ビットを用い、この環状ビットを、その径方向に２分割した２つの分割ビットを、水平面に対して所定角度に傾けた状態で、上記と同様の配置で取付けてもよい。 - 特許庁

A memory array is divided into two or more blocks in the columnar direction, and the bit lines are individually arranged to each block, then a bit line selecting circuit is prepared for selecting the bit line of the divided block.例文帳に追加

メモリセルアレイを列方向に２つ以上のブロックに分割し、各ブロックに対して個別にビット線を設け、分割したブロックのビット線を選択するビット線選択回路を備える。 - 特許庁

The first sub-bit line 28 has a lower resistivity than the bit line 16, and is electrically connected to the bit line 16 at least at two locations outside of the hydrogen barrier films 18, 25.例文帳に追加

第１のサブビット線２８は、ビット線１６と比べて抵抗率が低く、且つ水素バリア膜１８、２５の外側の少なくとも２箇所においてビット線１６と電気的に接続されている。 - 特許庁

Two of the bit line pairs adjacent to each other in a row direction constitutes a first column unit wherein the first bit lines are connected together in common, or the second bit lines are connected together in common.例文帳に追加

ロウ方向に隣接する２つのビット線対は、第１のビット線同士が共通接続され、もしくは第２のビット線同士が共通接続されて第１のカラムユニットを構成する。 - 特許庁

The two bit lines constituting the bit line pair are connected to different voltage supply lines 14 and 15 through bit line connection control transistors 11 and 12.例文帳に追加

また、ビット線対を構成する２本のビット線それぞれがビット線接続制御用のトランジスタ１１または１２を介して異なる電圧供給線１４または１５に接続されている。 - 特許庁

In the data processing method and the signal processing device, recorded digital data is separated into the upper bit data and the lower bit data, and data files are divided into two independent data file, that is, the upper bit data file in which the upper bit data are sequentially arranged, and the lower bit data file in which the lower bit data are sequentially arranged.例文帳に追加

本実施の形態のデータの処理方法及び信号処理装置は、記録したデジタルデータを上位ビットデータと下位ビットデータに分離し、上位ビットデータを順に配列した上位ビットデータファイルと下位ビットデータを順に配列した下位ビットデータファイルという独立した二つのデータファイルに分割されて構成されている。 - 特許庁

The dummy word lines 12A, 12B, two pairs of dummy bit lines 13A, 14A and dummy bit lines 13B, 14B are operated successively for each cycle of a clock.例文帳に追加

ダミーワード線１２Ａ，１２Ｂと２対のダミービット線１３Ａ，１４Ａ及びダミービット線１３Ｂ，１４Ｂをクロックのサイクル毎に順次動作させる。 - 特許庁

To provide a circuit inputting the two system of 10 bit parallel data to an LSI which uses 8 bit parallel input as basic.例文帳に追加

本発明は、８ビットパラレル入力を基本としたＬＳＩに１０ビットパラレルデータを２系統入力させることができる回路を提供する。 - 特許庁

An information dividing means 11 divides input information obtained by arranging bits with two bits as an information bit by each information bit.例文帳に追加

入力情報分割手段１１は、ビットが並べられてなる入力情報を、２ビットを情報ビットとして該情報ビットごとに分割する。 - 特許庁

The arbiter 2 performs control so that two data lines 201 and 202 can be operated as 32-bit PCI bus and 64-bit PCI bus.例文帳に追加

アービタ２は２本のデータ線２０１，２０２が３２ビットＰＣＩバス及び６４ビットＰＣＩバスとして動作することができるようにコントロールする。 - 特許庁

The adjustment bit setting part 66 sets the value of an adjustment bit included in communication type data of a transmission data packet according to the value of two-bit data, which are extracted by the final bit extracting part 64 and changes it so that the value of the final bit in error detecting data is '10'.例文帳に追加

調整ビット設定部６６は、最終ビット抽出部６４によって抽出された２ビットデータの値に応じて、送信データパケットの通信タイプデータに含まれる調整ビットの値を設定し、エラー検出用データの最終ビットの値が“１０”となるように変更する。 - 特許庁

The numerical expression conversion part 20 divides the data of the straight binary form or complement form of '2' to two bit blocks each composed of continuous 8 bits and concerning the bit block having the most significant bit of '1', the bits of such a bit block are inverted except for the most significant bit.例文帳に追加

数値表現変換部２０は、ストレートバイナリ形式または２の補数形式のデータのデータを、連続する８ビットからなる２つのビットブロックに区分し、各ビットブロックのうち最上位ビットが「１」であるものについて、そのビットブロックの最上位ビット以外のビットを反転する。 - 特許庁

This invention provides a method of reading and identifying a two-bit core cell in a memory device.例文帳に追加

本発明によれば、メモリ素子内の２ビットコアセルを読み出し及び確認する方法が与えられる。 - 特許庁

The same data are accumulated in two adjoining memory cells commonly connected to a local bit line.例文帳に追加

ローカルビット線に共通接続された隣接する２つのメモリセルには、同一のデータが蓄積される。 - 特許庁

A wiring 700 between A and B is bent at two points on each of bit lines BL0-BL4.例文帳に追加

Ａ−Ｂ間の配線７００は、ビットラインＢＬ０〜ＢＬ４の各々の上の２箇所で屈曲する。 - 特許庁

Corresponding to the Immed bit, for example, two rotation stop processing methods are switched for use.例文帳に追加

Ｉｍｍｅｄビットに応じて、例えば二つの回転停止処理方法が切換えて用いられる。 - 特許庁

The large range is organized in a two-dimensional bit map matrix (38) of a page and an offset into the page.例文帳に追加

大きい範囲をページとそのページ内へのオフセットの二次元ビットマップ行列（３８）に編成する。 - 特許庁

Two instruction sets use the complete N-bit data passage in a processor core 2 to control the processing.例文帳に追加

２つの命令セットはプロセッサコア２内に完全なNビット・データ通路を用いて処理を制御する。 - 特許庁

A bit contact electrode BC is provided between two word lines WL among the plurality of word lines WL that are adjacent to each other.例文帳に追加

隣接する２本のワード線ＷＬの間に、ビットコンタクト電極ＢＣが設けられている。 - 特許庁

To reduce the size of a memory cell of a twin-cell mode DRAM for storing one-bit data in two memory cells.例文帳に追加

1ビットのデータを２メモリセルで記憶するツインセルモードＤＲＡＭのメモリセルのサイズを低減する。 - 特許庁

You have installed your beloved ports during stage two. Some ports require a little bit of configuration. 例文帳に追加

第 2 段階で、好みの ports がインストールされましたが、 portsには、設定を必要とするものがあります。 - FreeBSD

Then, using a 3rd bit b0 of the address inputs selects one of the two inputs.例文帳に追加

次にアドレス入力の第３ビットｂ０によってこの２つの入力のうち１つを選択する。 - 特許庁

Putting on a latex garment like this is a bit like putting on a swimsuit that's two sizes too small and already wet.例文帳に追加

こういうラテックスの服を着るのは 2サイズ小さくて濡れてる 水着を着るようなもんでね - 映画・海外ドラマ英語字幕翻訳辞書

These two years were completely pointless. It seems to me that I haven't matured one bit since I've been at the university.例文帳に追加

この2年間ほんと無駄にしてきたなあ。大学入ってから全然成長してない気がする。 - Tatoeba例文

We also present two types of 4-bit carry look-ahead adders and their minimum tests. 例文帳に追加

また,我々は,2つのタイプの4ビット桁上げ先見加算器と,それらのミニマム・テストを提示します． - コンピューター用語辞典

Two instruction sets use the complete N-bit data path in a processor core 2 to control the processing.例文帳に追加

２つの命令セットはプロセッサコア２内に完全なNビット・データ通路を用いて処理を制御する。 - 特許庁

For a two-burst length, two M-bit readout data from storage cells corresponding to control access commands respectively are output to the data input/output bus in a period of two cycles.例文帳に追加

２バースト長の場合は、制御アクセスコマンドそれぞれに対応する記憶セルからの２つのＭビットの読み出しデータを２サイクルの期間データ入出力バスに出力する。 - 特許庁

Parallel data in 2 bits generated by applying error correction coding to a real time packet TP1 are inserted to two bits at the MSB (Most Significant Bit) side of 6-bit input to a 64QAM modulator 706.例文帳に追加

リアルタイムパケットＴＰ１を誤り訂正符号化することにより生成した２ビットのパラレルデータを、６４ＱＡＭ変調器７０６の６ビット入力のうちのＭＳＢ（Most Significant Bit）側の２ビットに入力している。 - 特許庁

A bit for indicating a determination condition for a bit for expressing a drawing value of each picture element is added to the bit for expressing the drawing value of the each picture element, and a drawing processing condition is described as band information by the two bits.例文帳に追加

各画素の描画値を表すビットに対し、このビットの描画処理の確定状態を示すビットを加え、これら２ビットによって描画処理状態をバンド情報として記述する。 - 特許庁

The PCM signal is converted to two systems of balanced one-bit signals by a one-bit signal conversion circuit 12, and the amplitude is converted by an amplitude conversion circuit 8 before amplification by a one-bit amplifier 9.例文帳に追加

このＰＣＭ信号を１ビット信号変換回路１２により２系統の平衡１ビット信号に変換し、振幅変換回路８で振幅変換されて１ビットアンプ部９にて増幅する。 - 特許庁

In constitution having regular bit lines (BL, /BL) and refresh bit lines (RBL, /RBL), a memory cell MC is constituted of four transistors and two capacitors, complementary data is read out always to a pair of bit line.例文帳に追加

正規ビット線（ＢＬ，／ＢＬ）とリフレッシュビット線（ＲＢＬ，／ＲＢＬ）を有する構成において、メモリセルＭＣを、４トランジスタ／２キャパシタで構成し、対をなすビット線に、常に相補データが読出されるように構成する。 - 特許庁

A divider 1 divides an input bit stream of maximum code length and outputs a high-order, intermediate-order, and low-order two-bit streams to 1st, 2nd, and 3rd look-up parts 3, 5, and 7.例文帳に追加

分割器１は、最大符号長の入力ビット列を分割し、上位,中位,下位の各２ビットを第１,第２,第３ルックアップ部３,５,７に出力する。 - 特許庁

A signal correction circuit 2a corrects the doubling bit change in the digital video signal A into two pieces of one bit change.例文帳に追加

信号補正回路２ａは、この２倍ビット変化検出信号Ｂに基づき、デジタル映像信号Ａにおける２倍ビット変化を２つの１ビット変化へと補正する。 - 特許庁

A digital-analog converter 16 outputs a two-channel analog value, by converting a bit group of upper 8 bits and a bit group of lower 8 bits into analog values respectively.例文帳に追加

デジタル−アナログ変換器１６では、上位８ビットのビット群と下位８ビットのビット群とをそれぞれアナログ値に変換して２チャンネルのアナログ値を出力する。 - 特許庁

This improves the computation efficiency of modular multiplication on data having a bit number equal to a multiple of two of the computation bit number of a modular multiplication unit.例文帳に追加

剰余乗算ユニットの演算ビット数の２の倍数のビット数のデータに対する剰余乗算の演算効率を向上させることができる。 - 特許庁