「Two bit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

There are set a memory with two or more banks, and a memory control means for controlling to assign separate banks of the memory for each line of the bit map data.例文帳に追加

複数のバンクを持つメモリと、ビットマップデータの１ラインごとに前記メモリの別々のバンクを割り当て制御するメモリ制御手段を有する。 - 特許庁

Additional through holes 6 between two metallized surfaces are made in a zone of the decoder region 2 adjacent to the bit line twist region 8.例文帳に追加

このビットラインツイスト領域８に接するデコーダ領域２のゾーン内に、２つの金属化平面間の付加的なスルーホール６が設けられている。 - 特許庁

An n-bit data bus that the main amplification parts share is arranged between two divisions of the banks, and (n) CAS latency control circuits are arranged concentrically between two divisions of banks crossing the two divisions for the arrangement of the data bus at right angles.例文帳に追加

主増幅部に共有されるｎビットデータバスをバンクを二分した間に配置し、ｎ個のＣＡＳレイテンシー制御回路をデータバスの配置のための二分とは直交する方向にバンクを二分した間に集中的に配置するようにした。 - 特許庁

A word line driver 5 is provided one by one for each two word lines connected to a unit cell corresponding so that the drive is shared by adjacent two blocks in the direction of the bit line.例文帳に追加

ワード線ドライバ５は、ビット線方向に隣接する二つずつのセルブロックの間で共有するように対応するユニットセルに接続される二つずつのワード線に対して一つずつ設けられる。 - 特許庁

LUT 4 receives the data from the LUT 7-0 and the data from the LUT 7-1 as coordinate values in a two-dimensional coordinate system, and outputs bit data after binarization of the two colors (the sum is 2 bits).例文帳に追加

そして、ＬＵＴ４は、この２つのぅＴ７−０、７−１からの２つのデータを２次元座標系における座標値として入力し、２色の２値化後のビットデータ（合計２ビット）を出力する。 - 特許庁

The dummy bit string generation circuit 11 has a Hamming distance detection circuit 12 detecting a Hamming distance between two continuous bits of the serial signal as a first Hamming distance; and a contrary signal generation circuit 13 generating an input bit wherein a Hamming distance from a last bit of the bit string of the dummy serial input signal is a second Hamming distance contrary to the first Hamming distance in succession of the last bit when detecting the first Hamming distance.例文帳に追加

ダミービット列生成回路１１は、シリアル入力信号の連続する２ビット間のハミング距離を第１ハミング距離として検出するハミング距離検出回路１２と、第１ハミング距離の検出時に、ダミーシリアル入力信号のビット列の最終ビットからのハミング距離が第１ハミング距離と相反する第２ハミング距離となる入力ビットを最終ビットに続けて生成する相反信号作成回路１３を備える。 - 特許庁

A product sum operation part uses respective bit slices for the retrieval of a ROM table, obtains the partial sum of product sum operation in each bit slice as a retrieved result and adds respective partial sums, so that the sum of products can be executed basically by the addition of two bits.例文帳に追加

積和演算部は、ビットスライス入力をＲＯＭテーブルの検索に用い検索結果としてビットスライス単位の積和演算の部分和を得、これを加算することになるので、基本的に２ビットの加算で積和が行われる。 - 特許庁

The adder 11 reads and adds digital image signals, in a bit-by-bit manner, from LSB sides of the data storage units 152 in the column A/D circuits 150 of the neighboring two columns and stores them in an MSB side of the data storage unit 152 in one of the columns.例文帳に追加

加算器１１は、隣接する２列のカラムＡ／Ｄ回路１５０のデータ記憶部１５２のＬＳＢ側から１ビットずつデジタル画像信号を読み出して加算し、片方の列のＭＳＢ側のデータ記憶部１５２に記憶させる。 - 特許庁

Binary bit addresses for detecting an error corresponding respectively to addresses indicating each bit of multi-level memory cells holding binary bits data are allotted so that each figure of two binary bits addresses corresponding to one memory cell is made exclusive.例文帳に追加

２ビットのデータを保持する多値のメモリセルの各ビットを示すアドレスにそれぞれ対応する誤り検出用の２進ビットアドレスが、１つのメモリセルに対応する２つの２進ビットアドレスの各桁が互いに排他的になるように割り当てられる。 - 特許庁

Memory capacity being referred by an LUT processing section is set as m-th power/S word×N bit of 2, and a correction value being used actually in correction is calculated using two discrete correction values corresponding to an input M bit data value.例文帳に追加

ＬＵＴ処理部が参照するメモリ容量を２のＭ乗／Ｓワード×Ｎビットとして構成し、入力Ｍビットデータ値に対応する２つの離散的補正値を使用して、実際に補正に使用する補正値を算出する。 - 特許庁

Since the memory cell is connected to every two bit lines, in correspondence to a selected read word line RWL, a memory cell arrangement can be executed which is suitable for data reading based on the folding bit line configuration with no increase in cell size.例文帳に追加

選択されたリードワード線ＲＷＬに対応して、１本おきのビット線にメモリセルが接続されるので、セルサイズを増加させることなく折返し型ビット線構成に基づくデータ読出に適したメモリセル配置を実行できる。 - 特許庁

The code word 11 for goniometry comprises 24 bits in all by successively inserting one bit successively taken out of the head of a code word 22 for detecting an 8-bit block in the code word 18 for angle data two bits apart.例文帳に追加

測角用符号語１１は、さらに、８ビットのブロック検出用符号語２２の先頭からの順次取り出した１ビットを角度情報用符号語１８の２ビットおきに順次挿入して、全部で２４ビットからなっている。 - 特許庁

Two pairs of bit lines (BLa and BLa) and (BLb and BLb) for an A port and a B port are disposed on P wells 2a and 2b respectively with an N well 1 interposed between the P wells 2a and 2b, with the bit lines in each pair separated from each other.例文帳に追加

Ａポート用、Ｂポート用２対のビット線対である（ＢＬａ、／ＢＬａ）と（ＢＬｂ、／ＢＬｂ）とは、それぞれＮウェル１を挟んだ左右のＰウェル２ａおよび２ｂ上にそれぞれビット線対毎に分離されて配置されている。 - 特許庁

A memory having the storage capacity of a plurality of bits(for example, 5 bits) is set with N pieces of storage units of bit length m_1, m_2, through m_n to m_N (for example, round bits 30 and data bits 32 as two storage units of bit length 2 and 3).例文帳に追加

複数ビット（例えば５ビット）の記憶容量をもつメモリに対し、ビット長ｍ_１，ｍ_２，．．．，ｍ_ｎ，．．．，ｍ_ＮのＮ個の記憶単位（例えばビット長２，３の２個の記憶単位であるラウンドビット３０とデータビット３２）を設定する。 - 特許庁

When each button tip is worn due to excavation and its cutting power is degraded, the bit is rotated 120 degrees, and by using one of remaining two sides of the triangle in place of the worn side, the life of the bit can be extended.例文帳に追加

ボタンチップが掘削により磨耗して切削力が低下した時、ビットを１２０度回転させて、残った三角形の二つの辺のうち、他の１辺に交替して使用することにより、ビット寿命を長くすることができる。 - 特許庁

Samples in a frame constituted of 3,840×2,160/24P, 25P, 30P/4:4:4, 4:2:2, 4:2:0/10-bit or 12-bit signals are mapped, for example, into first to fourth sub images specified respectively in HD-SDI format in units of two adjacent samples.例文帳に追加

例えば３８４０×２１６０／２４Ｐ，２５Ｐ，３０Ｐ／４：４：４，４：２：２，４：２：０／１０ビット，１２ビット信号で構成されるフレームに含まれるサンプルを、隣り合う２つのサンプル毎に、それぞれＨＤ−ＳＤＩフォーマットで規定された第１〜第４のサブイメージにマッピングする。 - 特許庁

Respective audio analog signals of stereo two channels are converted into one-bit stream data having sampling frequencies fs=32×44.1 kHz/48×44.1 kHz/64×44.1 kHz and quantization bit numbers =16/20/24 bits expressed in terms of PCM.例文帳に追加

ステレオ２チャネルの各オーディオアナログ信号は、ＰＣＭ換算でサンプリング周波数ｆｓ＝３２×４４．１ｋＨｚ／４８×４４．１ｋＨｚ／６４×４４．１ｋＨｚ、量子化ビット数＝１６／２０／２４ビットの１ビットストリームデータに変換される。 - 特許庁

To apply a data rate of 1:1/1.001 to transmission of either of two kinds of bit series data differing in data rate in common and to perform the transmission by sending and receiving bit series data having a fixed data rate.例文帳に追加

データレート比が１：１／１．００１とされるデータレートを互いに異にする二種のビット列データのいずれについての伝送にも共通に適用でき、その伝送を固定データレートを有したビット列データの送受によって行えるものとする。 - 特許庁

Each segment is split into two division vectors (DV1 and DV2, DV3 and DV4, and DV5 and DV6) at a prescribed division ratio 'm:n' or 'k:1' corresponding to 1 bit code '1' or '0' desired to be embedded there.例文帳に追加

各セグメントを、そこに埋め込みたい１ビットコード「１」又「０」に対応した所定の分割比「m:n」又は「k:l」で、２つの分割ベクトル（DV1とDV2、DV3とDV4、DV5とDV6）に分割する。 - 特許庁

In a reading operation, the selection circuits couples the two first bit lines with one corresponding first amplifier circuit.例文帳に追加

読み出し動作において、中央処理装置からの信号に従って、選択回路は２つの第１ビット線と対応する１つの第１増幅回路とを結合する。 - 特許庁

Main word lines 112A are shaped in every other column of a cell across one column adjacent to the two columns while bit line contacts 121 are avoided.例文帳に追加

メインワード線１１２Ａは、ビット線コンタクト１２１を避けるようにセルの２列に１本の割合で、かつ２列に接する１列に跨がるような形状となっている。 - 特許庁

On each of the MTJ memory cell arrays 10a-10f, a bit line BL for flowing two-way data writing current corresponding to writing data is arranged.例文帳に追加

ＭＴＪメモリセルアレイ１０ａ〜１０ｆの各々には、書込データに応じて双方向のデータ書込電流を流すためのビット線ＢＬが配置される。 - 特許庁

A redundancy bit insertion unit 13 periodically inserts redundancy data with a predetermined data structure into the binarized data to generate two-dimensional code.例文帳に追加

冗長化ビット挿入部１３は、二値化されたデータに対し、所定のデータ構造の冗長化データを周期的に挿入して二次元コードを生成する。 - 特許庁

A two-parallel separate circuit 18 adds at least one idle bit or other data to odd number of data included in a data group to separate the data into 2-parallel data.例文帳に追加

２並列分離回路１８は、データ群に含まれる奇数個のデータに少なくともひとつの空きビット又は他のデータを加えて、２並列データに分離する。 - 特許庁

To provide a memory array circuit which corresponds to a nonvolatile memory device for storing two-bit data in one memory cell, and can perform high speed reading operation.例文帳に追加

１メモリセルで２ビットのデータを記憶する不揮発性のメモリ素子に対応し、かつ高速な読み出し動作が可能なメモリアレイ回路を提供する。 - 特許庁

More specifically, at the writing time and reading time, two current paths are prepared in parallel by simultaneously turning ON the bit line selection switches BLSW.例文帳に追加

具体的には、書き込みおよび読み出し時に、ビット線選択スイッチＢＬＳＷを同時にＯＮさせることで並列に２つの電流パスを設ける。 - 特許庁

The two-dimensional code can express six-bit data with three multiple-gradation cells as exemplified in Fig. 3 (d).例文帳に追加

こうすることにより、本発明にかかる２次元コードにおいては、６ビットデータは、図３（ｄ）に例示するように３個の多階調セルで表すことができる。 - 特許庁

For example, when two players say "a little bit thinner," one player may mean 0.3 millimeters thinner while another player may mean 0.4 millimeters. 例文帳に追加

例えば，２人の選手が「もうちょっと細く」と言う場合，ある選手は0.3ミリ細くのつもりでも，もう１人の選手は0.4ミリのつもりかもしれません。 - 浜島書店 Catch a Wave

A memory cell has a structure that four word lines 2 are provided on one active region 1 and two word lines 2 are provided in a region 8 corresponding to one bit.例文帳に追加

メモリセルで、一つの活性領域１上に四本のワード線２を設け、一ビット対応領域８で、二本のワード線２を有した構造である。 - 特許庁

To generate a stereoscopic video image from two video images by extracting a motion vector of I, P, B pictures from an MPEG bit stream so as to generate another video image.例文帳に追加

ＭＰＥＧビットストリームで各Ｉ、Ｐ、Ｂ画像の動きベクトルを抽出し、もう一枚の映像を作って二枚の映像より立体映像を生成する。 - 特許庁

The two-stage D/A converter includes a one-bit serial charge redistribution D/A converter, a voltage selecting means, a gamma calibration expanding and decision logic.例文帳に追加

この２ステージＤ／Ａコンバータは、１ビットシリアル電荷再分配Ｄ／Ａコンバータと、電圧選択手段と、ガンマ校正エキスパンディングと決定論理と、を含む。 - 特許庁

Otherwise, after two interference signals with different delay times are obtained, the signal intensity of frequency corresponding to the bit rate in each of the interference signals is detected.例文帳に追加

若しくは、遅延時間が異なる２つの干渉信号を得た後、各干渉信号におけるビットレートに相当する周波数の信号強度を検出する。 - 特許庁

The unit pixels 11 are provided with a plurality of memory pixels 10 each having a one-bit memory, which are arranged in two or more lines.例文帳に追加

前記単位画素１１は、１ビットのメモリを有するメモリ画素１０を複数備えるとともに、この複数のメモリ画素は２列以上に配置されている。 - 特許庁

The received communication signal is demodulated digitally and given to a shift register 49, two comparators 50, 51 compare bit patterns to detect the synchronizing signals.例文帳に追加

受信した通信信号をデジタル復調してシフトレジスタ４９に入力し、２つの比較器５０，５１によりビットパターンを比較して同期信号を検出する。 - 特許庁

A memory cell array is provided with one common line (CL<0>-CL<1>) per two bit lines (BL<0>-BL<3>) and a memory cell of an adjacent column shares the common line.例文帳に追加

メモリセルアレイにおいて、２つのビット線（ＢＬ＜０＞−ＢＬ＜３＞）あたり１つのコモン線（ＣＬ＜０＞−ＣＬ＜１＞）を設け、隣接列のメモリセルでコモン線を共有する。 - 特許庁

An application is prepared to be provided with an face image formed in bit-map-like for specifying the subject and a two-dimensional code prepared based on the face image.例文帳に追加

本人を特定するためのビットマップ状に形成された顔画像と、該顔画像を基に作成した２次元コードとを具備する申請書を作成する。 - 特許庁

This circuit is constituted of two circuits of an addition circuit and a bit inversion circuit and has advantage such that the number of transistors is drastically reduced to approximately 1/3 of conventional one.例文帳に追加

この回路は、加算回路とビット反転回路の２つから構成され、トランジスタ数が従来の１／３程度の極めて少ないという利点を有する。 - 特許庁

When the access request bit width from master 2, 4 and 6 is wider, the bus control section 8 accesses the slave for access, separately in two or more times, through the slaves IF 12, 14, 16 and 18.例文帳に追加

バス制御部８は、大きい場合には、複数回に分けてスレーブＩＦ１２，１４，１６，１８を介してアクセス対象のスレーブにアクセスする。 - 特許庁

Two kinds of an absolute value and a 2-bit code information are outputted as a row processing output to a row processing output memory 12 from the row processing circuit 15.例文帳に追加

行処理回路１５から行処理出力としての２種類の絶対値及び２ｂｉｔのコード情報が行処理出力メモリ１２に出力される。 - 特許庁

As the above, it is possible to effectively improve the gradation representation and the resolution by switching forming patterns of dots with respect to two bit printing data.例文帳に追加

このように、２ビットの印刷データに対するドットの形成パターンを切り換えることで、階調表現、解像度を効果的に向上することができる。 - 特許庁

In an output selection section 22, a signal indicating an error state of each mode is input and one of information bit strings by the two modes is selected to output the data.例文帳に追加

出力選択部２２は、各モードの誤り状態を示す信号を入力し、２モードによる情報ビット列の一方を選択して、出力データとする。 - 特許庁

The frequency dividing ratio of frequency division to be executed by the frequency divider circuit 3 is determined while using a two-bit 80 in a frequency dividing register 41 provided in a RAM 4.例文帳に追加

分周回路３が実行する分周の分周比は、ＲＡＭ４に設けられる分周レジスタ４１において、２ビット８０を用いて設定される。 - 特許庁

The error-correcting code is defined by a parity check matrix in which columns represent variable bits and rows represent parity bit, and represented as a bipartite graph having two parts.例文帳に追加

誤り訂正符号は、列が変数ビットを表わし、行がパリティビットを表わすパリティ検査行列によって定義し、２部グラフとして表わされる。 - 特許庁

It was so large a house, that she did not like to go nearer till she had nibbled some more of the lefthand bit of mushroom, and raised herself to about two feet high: 例文帳に追加

あんまりおっきなおうちだったもので、左手のキノコをちょっとかじって、身長60センチくらいになってからでないと、近づきたくありませんでした。 - Lewis Carroll『不思議の国のアリス』

To reduce an error rate by performing a viterbi decoding in the consideration of the existence of a pattern of a two-dimensional modulation in a bit pattern indicating the transition of a trellis state in a viterbi decoding device for viterbi-decoding a two dimensional reproduced signal of two-dimensionally modulated page data.例文帳に追加

２次元変調されたページデータの２次元再生信号をビタビ復号するビタビ復号装置において、トレリス状態の遷移を表すビットパターンにおける２次元変調のパターンの有無を考慮に入れたビタビ復号を行い、エラーレートを低減する。 - 特許庁