「binary cell」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Thus, it is possible to obtain a binary variable f(x, y) of the brightness of each cell in an output image.例文帳に追加

これにより、出力画像における各セル毎の明るさの２値化変数ｆ（ｘ，ｙ）を得る。 - 特許庁

That is, by changing the data flash memory cell from a binary memory cell to a multi-value memory cell, deterioration in the retention characteristics is prevented to achieve the high-reliability data flash memory cell, while reducing occupied area of the data flash memory cell.例文帳に追加

つまり、データフラッシュメモリセルを２値メモリセルから多値メモリセルに変更することにより、リテンション特性の劣化を防止して信頼性の高いデータフラッシュメモリセルを実現し、かつ、データフラッシュメモリセルの占有面積を低減する。 - 特許庁

As these address regions are fixedly decided, the binary mode memory cell and the multi-valued-mode memory cell can be optimized individually.例文帳に追加

これらのアドレス領域が固定的に定められるため、２値モードメモリセルおよび多値モードメモリセルを、それぞれ個々に最適化することができる。 - 特許庁

NON-BATTERY NON-OSCILLATOR BINARY TIME CELL AVAILABLE AS TIME MEASURING DEVICE AND RELEVANT PROGRAMMING METHOD AND ITS DEVICE例文帳に追加

測時装置として使用可能な無電池無発振器２進タイム・セルと、関連プログラミング方法および装置 - 特許庁

The multi-level flag section stores a value which indicates data written in a memory cell is either binary data or multi data.例文帳に追加

多値フラグ部は、メモリセルに書込んだデータが２値データであるか多値データであるかを示す値を記憶する。 - 特許庁

The value of the characteristic parameter for the target memory cell is converted to a binary value for which the probability is highest.例文帳に追加

目標メモリ・セルについての特性パラメータの値は、確率が最も高い２進値に変換される。 - 特許庁

Binary bit addresses for detecting an error corresponding respectively to addresses indicating each bit of multi-level memory cells holding binary bits data are allotted so that each figure of two binary bits addresses corresponding to one memory cell is made exclusive.例文帳に追加

２ビットのデータを保持する多値のメモリセルの各ビットを示すアドレスにそれぞれ対応する誤り検出用の２進ビットアドレスが、１つのメモリセルに対応する２つの２進ビットアドレスの各桁が互いに排他的になるように割り当てられる。 - 特許庁

The memory circuit has a memory cell array in which a plurality of memory cells where "0" and "1" of binary data can be written are arranged.例文帳に追加

メモリ回路は、２値データ”０”及び”１”を書き込み可能なメモリセルが複数配置されたメモリセルアレイを含む構成とする。 - 特許庁

To provide a semiconductor memory device which can store binary data by dynamic operation in a small cell area with a fewer signal lines.例文帳に追加

小さいセル面積で且つ少ない信号線で二値データのダイナミック記憶を可能とした半導体メモリ装置を提供する。 - 特許庁

The memory element has a memory cell (202) electrically-communicating with a node (A), when first voltage is applied to the memory cell, the memory element is operated so as to indicate a binary value concerning data stored in the memory cell during read-out operation.例文帳に追加

メモリ素子は、ノード（Ａ）と電気通信するメモリセル（２０２）を有し、第１の電圧がメモリセルに印加されたとき、読出し動作中にメモリセルに記憶されたデータと関連した２進値を示すように動作する。 - 特許庁

A generating unit generates a probability distribution function of the characteristic parameter for each of the possible binary values for the memory cell collection.例文帳に追加

生成ユニットが、メモリ・セル集合体についての可能な２進値の各々についての特性パラメータの確率分布関数を生成する。 - 特許庁

A time sequential binary signal in each pixel cell is acquired by performing row scan at a high speed, and a data processing circuit 100 finds a luminance signal corresponding to pulse width with a binary signal column as a PWM signal.例文帳に追加

行スキャンを高速で行うことにより各画素セルにおける時系列的な二値信号を取得し、データ処理回路１００において二値信号列をＰＷＭ信号としてパルス幅に応じた輝度信号を求める。 - 特許庁

A memory cell array 1 has a memory cell MC, having a ferroelectric capacitor CM storing binary data in a non-volatile state according to positive or negative residual polarization, and a dummy cell DC having a capacitor CD for reference generating reference voltage.例文帳に追加

メモリセルアレイ１は、残留分極の正負に応じて二値データを不揮発に記憶する強誘電体キャパシタＣＭを持つメモリセルＭＣと、参照電圧を発生する参照用キャパシタＣＤを持つダミーセルＤＣとを有する。 - 特許庁

To provide a semiconductor memory device or the like that properly reads binary information stored in a memory cell provided with a magnetic resistance change element.例文帳に追加

磁気抵抗変化素子を備えたメモリセルに記憶された２値の情報を適切に読み出すことができる半導体記憶装置等を提供する。 - 特許庁

Phase units are binary colorable within each unit of the hierarchical circuit design, e.g., cell, an array, a net, or array of nets and/or cells.例文帳に追加

位相単位は、階層回路設計の各々の単位、例えば、セル、アレイ、ネット、又は、ネット及び／又はセルのアレイごとに、バイナリ・カラー付け可能である。 - 特許庁

To provide a semiconductor memory in which a memory cell has simple transistor structure and dynamic storage of binary data can be performed with less signal lines.例文帳に追加

単純なトランジスタ構造をメモリセルとして、少ない信号線で二値データのダイナミック記憶を可能とした半導体メモリ装置を提供する。 - 特許庁

A memory cell array 21 has a plurality of pages, multi-level data is stored in a first region of each page, and binary data is stored in predetermined second region.例文帳に追加

メモリセルアレイ２１は、複数のページを有し、各ページの第１の領域に多値データが記憶され、予め定められた第２の領域に２値データが記憶される。 - 特許庁

This is the catalyst for the fuel cell which is composed of a material of a phase expressed by WC_1-x in a binary phase diagram of tungsten (W) and carbon (C).例文帳に追加

タングステン（Ｗ）と炭素（Ｃ）の二元系相図中、ＷＣ_１−ｘで表される相の材料からなることを特徴とする燃料電池用触媒。 - 特許庁

Next, an encoding cell 122 is mapped on the basis of the binary data in the code part 112 to be specified by the guide part 111 and the corner cell 121 which have been binarized on the basis of a second threshold value larger than the first threshold value.例文帳に追加

次に、第１の閾値より大きい値の第２の閾値に基づいて２値化された、ガイド部１１１およびコーナセル１２１によって特定されるコード部１１２の２値化データに基づいて、コード化セル１２２がマッピングされる。 - 特許庁

To provide a manufacturing method of an electrode for a solid polymer fuel cell realizing excellent catalyst performance in a case where a binary or more system alloy is used as a catalyst.例文帳に追加

触媒に二元系以上の合金を用いた場合に、優れた触媒性能が得られる固体高分子形燃料電池用電極の製造方法を提供する。 - 特許庁

The semiconductor device has a control circuit (10) for performing the information storage of binary or the information storage of four value or higher multi-values into a nonvolatile memory cell by performing control to lower the threshold voltage of the nonvolatile memory cell and control to raise the same.例文帳に追加

不揮発性メモリセルの閾値電圧を低くする制御と高くする制御とを行って前記不揮発性メモリセルに２値の情報記憶又は４値以上の多値の情報記憶を行う制御回路（１０）を有する。 - 特許庁

A method for reading out data stored in the memory cell includes applying boosted voltage to the node (A) electrically-communicating with the memory cell, this boosted voltage is higher than the power source voltage, further, this method includes detecting a current relating to the memory cell to indicate a binary value relating to data stored in the memory cell during read-out operation.例文帳に追加

メモリセルに記憶されたデータを読出すための方法は、メモリセルと電気通信するノード（Ａ）に昇圧された電圧を印加することを含み、この昇圧された電圧は電源電圧よりも高く、この方法はさらに、読出し動作中にメモリセルに記憶されたデータと関連した２進値を示すためにメモリセルと関連した電流を検知することを含む。 - 特許庁

Then a pattern setting section imbeds data to the binary image by replacing an arrangement pattern of '1' corresponding to n-sets of the numerals calculated as above with a pattern of each cell of the imbedded data.例文帳に追加

次に、パターン設定部により、前記算出されたｎ個の数値に対応する「１」値の配置パターンを被埋め込みデータの各セルのパターンに置きかえることでデータを埋め込む。 - 特許庁

The pixel data of the first frame (reference frame) is stored in a unit A with multiple memory cells in a memory cell array unit 20a arranged in a straight binary form in a direction to which a bit line BL is extending.例文帳に追加

第１のフレーム（参照フレーム）の画素データを、メモリセルアレイ部２０ａの、ビット線ＢＬが延びる方向に並ぶ複数のメモリセルからなるユニットＡに、ストレートバイナリの形式で記憶する。 - 特許庁

In order to determine the environmental profile, the circumference of the cell for correction is divided into a plurality of segments, and a result is expressed in a binary on the basis of whether or not other graphics are present in each segment.例文帳に追加

環境プロファイルを決定するには、補正対象セルの周囲を複数のセグメントに分割し、各セグメントに他図形が存在するか否かに基づいて、結果を２値で表現する。 - 特許庁

Whether or not data obtained by outlining binary data configuring a chart configure the cell of a chart frame is decided (S2001), and the data decided to configure the cell of the chart frame are converted into data expressing the chart frame with ruled lines and color painting outlines (S2002).例文帳に追加

表を構成する２値データをアウトライン化したデータが表枠のセルを構成しているか否かを判定し（Ｓ２００１）、表枠のセルを構成していると判定されたデータを罫線と色塗りアウトラインで表枠を表現するデータに変換する（Ｓ２００２）。 - 特許庁

Further, the semiconductor memory device includes: a plurality of binary-valued memory cells disposed on the main plane of the semiconductor substrate along a second direction in parallel to the main plane; and a third semiconductor region of a second conductive type, selectively disposed on the surface of the semiconductor substrate between each binary-valued memory cell.例文帳に追加

さらに、前記半導体基板の前記主面上に設けられ、前記主面に対して平行な第２の方向に沿って設けられた複数の２値記憶セルと、前記２値記憶セルの間の前記半導体基板の表面に選択的に設けられた第２導電形の第３半導体領域と、を備える。 - 特許庁

A nonvolatile semiconductor memory device includes a memory section comprising a memory cell array in which nonvolatile memory cells are disposed in matrix and having a binary data storage region for storing binary data with single threshold for data identification and a multi-valued data storage region for storing multi-valued data with multiple thresholds for data identification, and a memory controller controlling the memory section.例文帳に追加

不揮発性メモリセルをマトリクス状に配列してなるメモリセルアレイからなり、データ識別のしきい値が１つの２値データを記憶する２値データ記憶領域とデータ識別のしきい値が複数の多値データを記憶する多値データ記憶領域とを有するメモリ部と、このメモリ部を制御するメモリコントローラとを備える。 - 特許庁

In the code cell 10b showing the dark of the binary codes expressed by the code cells 10b, 10w, the dots 100 on the outermost periphery of the two-dimensional matrix constituting one code cell are formed to arrange light dots 100w and dark dots 100b alternately to a circumferential direction.例文帳に追加

一つのコードセル１０ｂ，１０ｗにより表される２進コードの暗を表すコードセル１０ｂが、当該一つのコードセルを構成する二次元マトリックスの最外周のドット１００につき、周方向に対して明ドット１００ｗと暗ドット１００ｂとを交互に配置する。 - 特許庁

When binary data is read out from one page of the memory cell array 21, a voltage generating circuit 31 generates read-out voltage being lower than read-out voltage when multi-level data is read out, and supplies it to a word line of a non-selection page.例文帳に追加

電圧発生回路３１は、メモリセルアレイ２１の１つのページから２値データを読み出すとき、多値データを読み出すときの読み出し電圧より低い読み出し電圧を発生し、非選択ページのワード線に供給する。 - 特許庁

To reduce the area of a mask ROM, by providing a mechanism which can output both binary logical values from one memory cell, according to the address region and enabling one memory block to be shared in two address region.例文帳に追加

１つのメモリセルからアドレス領域に応じて２値の両論理値が出力できる機構を設け、一つのメモリブロックが２つのアドレス領域で共有できるようにし、マスクＲＯＭの面積を低減すること。 - 特許庁

This device is constituted so that an address for block selection selecting plural blocks of a cell array 1 alternatively and successively is generated using a binary counter 14 being cascade-connected conforming to an address for block selection for a single test.例文帳に追加

この発明は、単一のテスト用のブロック選択用アドレスにしたがって、縦続接続されたバイナリカウンタ１４を用いてセルアレイ１の複数のブロックを択一的に順次選択するブロック選択用アドレスを生成するように構成される。 - 特許庁

To provide a nonvolatile semiconductor memory device capable of completing writing by a smaller number of processing times without reducing writing accuracy in the writing of a memory cell capable of storing binary or more data.例文帳に追加

２値以上のデータを記憶可能なメモリセルの書き込み処理において、書き込み精度を低下させることなく、より少ない処理回数で書き込み処理を完了させることができる不揮発性半導体記憶装置を提供する。 - 特許庁

The device is provided with a control circuit 36, the contents of (n-1) stages of a binary counter 24 allotted to the most significant bit are stored in memory cells of the first (n-1) pieces of the EEPROM, the contents of nth or (n+1)-th memory cell are varied with alternate cycles.例文帳に追加

制御回路（３６）を設け、最上位ビットに割り当てた２進カウンタ（２４）のｎ−１段の内容をＥＥＰＲＯＭの最初のｎ−１個のメモリセルに記憶し、ｎ番目または（ｎ＋１）番目のメモリセルの内容を交互するサイクルで変える。 - 特許庁

Preferably, a controller performing set-up algorithm is formed on the same chip, mostly preferably, this set-up program decides a writing current (some times, a writing current is plural) used when binary data bits are written in a memory cell array, simultaneously, a writing current holding data previously written in the other memory cell of the array.例文帳に追加

好ましくは、これと同じチップ上にセットアップアルゴリズムを実行するコントローラが形成され、最も好ましくは、このセットアッププログラムは、アレイのメモリセルに２進データビットを書き込む際に使用される書き込み電流（書き込み電流は複数の場合もある）であって、同時に、アレイの他のメモリセルに以前書き込まれたデータを保持する書き込み電流を決定する。 - 特許庁

The fuel electrode catalyst serves as a fuel cell catalyst equipped with a fuel electrode and an oxygen electrode, Ni of 1 to 80 atm% is contained, and Pd-Ni binary particulates of which the rest is substantially composed of Pd is carried by conductive carbon.例文帳に追加

本発明に係る燃料極触媒は、燃料極と酸素極とを備える燃料電池に供する燃料極触媒であって、１〜８０ａｔ．％のＮｉを含有し、残部が実質的にＰｄからなるＰｄ−Ｎｉ二元系微粒子が、導電性カーボンに担持されたものである。 - 特許庁

The control circuit performs the control in such a manner that the read-out determination level with respect to the non-volatile memory cell to raise the threshold voltage when performing the binary information storage attains the level between the highest threshold voltage distribution and the next highest threshold voltage distribution in the multi-value information storage.例文帳に追加

制御回路は２値で情報記憶を行うとき閾値電圧を高くする不揮発性メモリセルに対する読出し判定レベルが多値の情報記憶における最も高い閾値電圧分布とその次に高い閾値電圧分布との間のレベルになるように制御する。 - 特許庁

In recognizing the 2D code 101 from an image of the 2D code 101, the image of the 2D code is binarized first on the basis of a first threshold value and, on the basis of the binary data, a guide part 111 and a corner cell 121 used for detecting a position of a code part 112 where prescribed information is encoded are detected.例文帳に追加

２Ｄコード１０１の画像から２Ｄコード１０１を認識する際に、はじめに２Ｄコード１０１の画像が第１の閾値に基づいて２値化され、その２値化データに基づいて、所定の情報がコード化されているコード部１１２の位置を検出するために用いられるガイド部１１１およびコーナセル１２１が検出される。 - 特許庁

The semiconductor memory storage cell comprises a feedback loop comprising of two devices for storing opposite binary values, and data input and output for inputting data to and outputting data from the two devices, and each of the two devices comprising a power source input, such that each device can be powered independently of the other.例文帳に追加

この半導体メモリ記憶セルは、反対の二進値を記憶するための２つのデバイスを含むフィードバックループと、前記２つのデバイスにデータを書き込み、かつこれらデバイスからデータを読み出すためのデータ入出力とを備え、前記２つのデバイスの各々は、１つの電源入力を備え、よって互いに独立して各デバイスに給電できるようになっている。 - 特許庁

When a two-dimensional code cannot be decoded, if a cell forming either a black or white pattern forming a specific pattern match all cells forming a predetermined pattern and the matching degree of the other pattern is outside a predetermined range, a binarization parameter is adjusted so as to satisfy the predetermined range and a binarization is performed again and the binary image is decoded.例文帳に追加

２次元コードのデコードに失敗した場合、固有パターンを構成する黒若しくは白のパターンのうち、一方のパターンを構成するセルが予め定めたパターンを構成するセルと全て一致しかつ他方のパターンの一致度が所定範囲にないとき所定範囲に入るよう二値化パラメータを調整し、再度二値化を行ってその二値画像のデコードを行う。 - 特許庁