「bip」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a BIP arithmetic unit of small circuit scale by minimizing the number of BIP-N arithmetic circuits to be required.例文帳に追加

必要とするＢＩＰ−Ｎ演算回路の個数を最小にして回路規模が小さいＢＩＰ演算装置を提供する。 - 特許庁

To solve a problem that it is impossible to detect a transmission error of an OTU/ODU overhead using BIP-8 in an optical transmission network stipulated in ITU-T Recommendation G.709.例文帳に追加

ITU-T勧告G.709に規定された光伝送ネットワークでは、OTU/ODUオーバーヘッドの伝送誤りはBIP-8では検出できないこと。 - 特許庁

An output 36 of a BIP-N arithmetic circuit 34 in the BIP-N error check side block 31 is fed back to a comparator circuit 45 of the additional BIP-N error check side block 41.例文帳に追加

ＢＩＰ−Ｎ誤り検出側ブロック３１内のＢＩＰ−Ｎ演算回路３４の出力３６は、追加ＢＩＰ−Ｎ誤り検出側ブロック４１の比較回路４５にフィードバックされる。 - 特許庁

A device 20 has a BIP-N(Bit Interleaved Parity-N) calculation value inserting block 21 and a device 30 has a BIP-N error checking side block 31 and an additional BIP-N error check side block 41 that are co-operated with each other.例文帳に追加

装置２０にＢＩＰ−Ｎ計算値挿入ブロック２１を有し、装置３０内に協働するＢＩＰ−Ｎ誤り検出側ブロック３１および追加ＢＩＰ−Ｎ誤り検出側ブロック４１を有する。 - 特許庁

To provide a BiP gene-deficient mouse and more clearly determine the relationship between diseases and the functional estimation of BiP on individual level.例文帳に追加

ＢｉＰの遺伝子欠損マウスの提供を試みＢｉＰの個体レベルでの機能評価と疾患との関係をより明確にすることを提供する。 - 特許庁

The first transmission apparatus calculates BIP-8 by setting a calculation range preset in the OTU frame as a target, inserts a result of the calculation into the OTU frame, and sends the OTU frame.例文帳に追加

第1の伝送装置は、OTUフレーム中の事前に設定された演算範囲を対象としてBIP-8を演算し、演算結果をOTUフレームに挿入して送信する。 - 特許庁

Image data are inputted to a BIP profile 4 and temporarily stored in a buffer 5.例文帳に追加

ＢＩＰプロファイル４には画像データが入力されバッファ５に一時記憶される。 - 特許庁

Image data inputted from a BIP (Basic Imaging Profile) profile 4 are temporarily stored in a buffer 5.例文帳に追加

ＢＩＰプロファイル４から入力された画像データはバッファ５で一時記憶される。 - 特許庁

To provide a BIP-N arithmetic unit that can apply a BIP-N arithmetic operation to a concatenation signal with a simple configuration and has the configuration providing ease of extension depending on the kind of a concatenation signal.例文帳に追加

コンカチネーション信号のＢＩＰ−Ｎ演算を簡単な構成で行い、コンカチネーション信号の種類によって拡張も容易な構成とすることが可能なＢＩＰ−Ｎ演算装置を提供する。 - 特許庁

A DSC (dynamic system configuration) 10 accesses a service recorder database of a printer 20 to check whether the BIP is supported in the service recorder database and further to check which push feature of the BIP is supported.例文帳に追加

ＤＳＣ１０では、プリンタ２０のサービス・レコーダー・データベースにアクセスして、そこにＢＩＰがサポートされているかどうかをチェックし、さらに、ＢＩＰのプッシュフィーチャのいずれがサポートされているかをチェックする。 - 特許庁

The invention further provides a knock-in non-human mammal deficient in a BiP gene of a part encoding the carboxy-terminal lysine, aspartic acid, glutamic acid and leucine (KDEL) amino acid residue of the BiP protein.例文帳に追加

また、前記ＢｉＰ蛋白質のカルボキシ末端のリジン、アスパラギン酸、グルタミン酸、ロイシン（ＫＤＥＬ）アミノ酸残基をコードする部分のＢｉＰ遺伝子が欠失したノックイン非ヒト哺乳動物とすることからなる。 - 特許庁

Separately from a parasitic diode D_1 of an NPN type BIP transistor Q_1, i (i is a natural number equal to or greater than 1) temperature characteristic controlling diodes D_31 to D_3i are connected to a collector of the NPN type BIP transistor Q_1.例文帳に追加

ＮＰＮ型ＢＩＰトランジスタＱ_１の寄生ダイオードＤ_１とは別に、ｉ個（ｉは１以上の自然数）の温度特性制御ダイオードＤ_３１〜Ｄ_３ｉをＮＰＮ型ＢＩＰトランジスタＱ_１のコレクタに接続する。 - 特許庁

A BIP part 21 of a BIP 2 performs a bit interleave parity of an error in an 8 KHz section with respect to the error bit string from the 8B/10B error detecting part 1, rounds the error bit string and outputs the error bit string as an error signal.例文帳に追加

ＢＩＰ２のＢＩＰ部２１は８Ｂ／１０Ｂエラー検出部１からのエラービット列に対して８ＫＨｚ区間のエラーのビットインタリーブパリティを行って丸め込んでエラー信号として出力する。 - 特許庁

The invention provides a knock-in non-human mammal having variation on BiP genome gene and free from the function of a localized mechanism of a KDEL receptor to the endoplasmic reticulum of BiP protein by the variation.例文帳に追加

ＢｉＰゲノム遺伝子に変異を有するノックイン非人哺乳動物であって、該変異によってＫＤＥＬ受容体によるＢｉＰ蛋白質の小胞体への局在機構が機能しないノックイン非ヒト哺乳動物とする。 - 特許庁

The nucleic acid primer set comprises an FIP primer selected from a plurality of primer sets composed of specific sequences, a BIP primer, a F3 primer and a B3 primer.例文帳に追加

ヒトNAT2遺伝子の一塩基多型T341Cにおける遺伝子型を検出するための、LAMP増幅用核酸プライマーセットであって、特定な配列からなる複数のプライマーセットから選択されるFIPプライマー及びBIPプライマー、F3プライマー、及び、B3プライマーを具備する核酸プライマーセット。 - 特許庁

Comparator circuits 35, 45 of both the BIP-N error check side blocks 31, 41 output error results (1), (2).例文帳に追加

両ＢＩＰ−Ｎ誤り検出側ブロック３１、４１の比較回路３５、４５から誤り結果（１）、（２）が出力される。 - 特許庁

To solve a problem that uninterrupted switching from an active system to a non-active system does not succeed in a conventional bit error detection method according to a BIP-8 operation since the method cannot detect a bit error in a VC path when an error occurs at an even bit on the same rail.例文帳に追加

VCパスにおいては従来のBIP-8演算によるビット誤り検出方式では、同一レールに偶数ビットの誤りが発生した場合、ビット誤りを検出できず運用系から非運用系への無瞬断切替えが成立しない。 - 特許庁

A serial parallel conversion circuit 1 applies byte interleave demultiplexing to a received STS-3c concatenation signal, serial parallel conversion circuits 2-4 apply bit interleave demultiplexing to the demultiplexed concatenation signals, and BIP-N arithmetic circuits 5-7 conduct an arithmetic operation of a BIP-N code.例文帳に追加

シリアルパラレル変換回路１は入力されたＳＴＳ−３ｃのコンカチネーション信号をバイトインタリーブ分離し、シリアルパラレル変換回路２〜４ではその信号をビットインタリーブ分離し、ＢＩＰ−Ｎ演算回路５〜７はＢＩＰ−Ｎ符号の演算を行う。 - 特許庁

The EX-OR gates 11-13 and concatenation control circuits 14-16 are connected in a chain so as to apply a chaining arithmetic operation to the arithmetic results of the BIP-N arithmetic circuits 5-7 and an output of the EX-OR gate 11 is outputted as a BIP-N arithmetic result.例文帳に追加

ＥＸ−ＯＲゲート１１〜１３及びコンカチネーション制御回路１４〜１６はＢＩＰ−Ｎ演算回路５〜７の演算結果を連鎖的に演算できるように連鎖させて接続されており、ＥＸ−ＯＲゲート１１の出力がＢＩＰ−Ｎ演算結果として出力される。 - 特許庁

In the case of a BIP, preparation of layout data is instructed to an internal layout preparing part 10, which prepares a file name with a driver letter indicating that image data are supplied from the BIP out of an ID of the print layout selected on the panel, and outputs the file name to an RGB expanding part 17.例文帳に追加

ＢＩＰの場合は、内部レイアウト生成部１０にレイアウトデータ生成の指示を行い、レイアウト生成部１０は、パネルで選択した印刷レイアウトのＩＤからＢＩＰからの画像データであることを示すドライブレター付きファイル名を生成してＲＧＢ展開部１７に出力する。 - 特許庁

In a transmission data extraction part 30, a received BIP-8 error is detected and an error number (FEBE data) is outputted to a phase difference absorption buffer part 32.例文帳に追加

送信データ抽出部３０では、受信したＢＩＰ−８エラーを検出し、エラー数（ＦＥＢＥデータ）を位相差吸収バッファ部３２に出力する。 - 特許庁

The print data are transmitted by using Bluetooth(R), and the error is detected and displayed without altering a BIP procedure.例文帳に追加

また、印刷データの通信はＢｌｕｅｔｏｏｔｈ通信を利用して行い、しかも、ＢＩＰ手順を変更することなくエラー検出、表示を行えるようにする。 - 特許庁

The LAMP primer for detection of Listeria monocytogenes is composed of a primer set using four kinds of primer seeds composed of specific base sequences FIP, BIP, F3 and B3 and the primer is annealed to a specific gene area derived from hly gene of Listeria monocytogenes and is made amplifiable by LAMP.例文帳に追加

特定の塩基配列FIP、BIP、F3またはB3からなる４種のプライマー全種を用いるプライマーセットからなり、リステリア・モノサイトゲネスのhly遺伝子に由来する特定遺伝子領域にアニーリングし、さらに環状型等温増幅反応(ＬＡＭＰ)によって増幅可能なリステリア・モノサイトゲネス検出用ＬＡＭＰプライマーとする。 - 特許庁

In addition, bit map data BMD for discharging liquid droplets from the nozzle are stored in a RAM 44, and the bip map data BMD are converted in accordance with the arrangement of the determined nozzle in use.例文帳に追加

また、液滴をノズルから吐出するためのビットマップデータＢＭＤをＲＡＭ４４に格納し、決定した使用ノズルの配置に合わせてビットマップデータＢＭＤを変換する。 - 特許庁

A chip packaging the functional elements 10 such as DRAM, Flash, Bip and MPU, and a chip for the exclusive use of I/O are mounted on the substrate 1, and one or more dummy chips in which a functional elements do not exist are arranged.例文帳に追加

実装基板１４には、ＤＲＡＭ，Ｆｌａｓｈ，Ｂｉｐ，ＭＰＵ等の機能素子１０を搭載したチップの他、Ｉ／Ｏ専用チップが搭載され、機能素子の存在しないダミーチップ１２を１つ以上配置する。 - 特許庁

In the step ST4, a service recorder database of an OPP is accessed to acquire support information from a support format list item when no item of the BIP is supported in the printer 20.例文帳に追加

ステップＳＴ４では、プリンタ２０にＢＩＰのいずれの項目もサポートされていないとき、ＯＰＰのサービス・レコーダー・データベースにアクセスして、サポートフォーマットリスト項目からサポート情報を取得する。 - 特許庁

The BIP chip 20 obtains the constant-voltage VOUT, in conformity with the resistance ratio of the power supply sense resistor, based on the corrected reference voltage (VBG+β) obtained from the adding section 23.例文帳に追加

そして、ＢＩＰチップ２０は、加算部２３で得られた補正基準電圧（ＶＢＧ＋β）により電源検出抵抗の抵抗比に応じた一定電圧ＶＯＵＴを取得する。 - 特許庁

A microcomputer chip 10 comprises EPROM 11, wherein correction parameters are stored, and a correction value calculator 13 for acquiring correction value for correcting the temperature characteristics of a constant-voltage VOUT, according to the temperature of a BIP chip 20.例文帳に追加

マイコンチップ１０は、補正パラメータが記憶されたＥＰＲＯＭ１１と、ＢＩＰチップ２０の温度に応じて一定電圧ＶＯＵＴの温度特性を補正する補正値を取得する補正値演算部１３と、を備えている。 - 特許庁

The primer set containing an FIP primer, F3 primer, BIP primer and B3 primer each containing at least one polynucleotide selected from the group consisting of polynucleotides represented respectively by specific sequences and complementary sequences thereof, is provided.例文帳に追加

特定の配列、並びにそれらの相補配列によりそれぞれ示されるポリヌクレオチドからなる群より少なくとも１選択されるポリヌクレオチドを含むＦＩＰプライマー、Ｆ３プライマー、ＢＩＰプライマー、Ｂ３プライマーをそれぞれ含む、プライマーセット。 - 特許庁

In another embodiment, the method includes carrying out the cell culture by changing the concentration of the endoplasmic reticulum stress-inducing substance, and by evaluating the influence of the test substance from the difference of a BiP detection-starting concentration by the presence or absence of the test substance.例文帳に追加

あるいは、小胞体ストレス誘導物質の濃度を段階に変えて細胞の培養を行い、被検物質の有無によるＢｉＰ検出開始濃度の相違に基づいて当該被検物質の小胞体ストレスへの影響を評価する。 - 特許庁

When the value of an RM latch 501 is "1", an input pointer update circuit 514 updates an input pointer according to the value of an RBC latch 511, the input pointer of a BIP latch 513 and input pointer update information from an instruction decode part 213 (first decoder 214).例文帳に追加

入力ポインタ更新回路５１４は、ＲＭラッチ５０１の値が“１”の場合には、ＲＢＣラッチ５１１の値、ＢＩＰラッチ５１３の入力ポインタ、及び命令デコード部２１３（第１デコーダ２１４）からの入力ポインタ更新情報に従い入力ポインタを更新する。 - 特許庁

In the embodiment, a nucleic acid primer set for amplifying LAM in order to specifically amplify a nucleic acid derived from mycoplasma includes a primer set having an FIP primer, BIP primer, F3 primer and B3 primer.例文帳に追加

本実施の形態によれば、マイコプラズマ由来の核酸を特異的に増幅するためのＬＡＭＰ増幅用核酸プライマーセットであって、前記ＬＡＭＰ増幅用核酸プライマーセットはＦＩＰプライマー、ＢＩＰプライマー、Ｆ３プライマーおよびＢ３プライマーを具備するプライマーセットが提供される。 - 特許庁

In BIP processing (S7), processing is executed only concerning the electronic mail in which attached data are identified as print data, and concerning the electronic mail in which the attached data are identified as image data of TIFF-F form, iFAX processing (S5) is executed.例文帳に追加

ＢＩＰ処理（Ｓ７）では、添付された添付データが印刷データであると識別された電子メールについてのみ処理が実行され、添付データがＴＩＦＦ−Ｆ形式の画像データであると識別された電子メールについては、ｉＦＡＸ処理（Ｓ５）が実行される。 - 特許庁

To enhance convenience for a user by eliminating a desire for a higher-quality image than necessary so as to reduce communication time on an average, in terms of a Bluetooth printer which supports a profile called BIP and which has the function of receiving image data.例文帳に追加

ＢＩＰと呼ばれるプロファイルをサポートし、画像データの受信機能を持つＢｌｕｅｔｏｏｔｈ印刷装置において、必要以上に高品質な画像を希望することが無くなり、結果的に、平均して通信時間が減り、ユーザの利便性が向上することを目的とするものである。 - 特許庁

There is disclosed a nucleic acid primer set for LAMP amplification used for specifically amplifying a nucleic acid derived from Arterivirus, wherein the primer set contains at least one polynucleotide selected from a group consisting of polynucleotides respectively indicated by a FIP primer, a BIP primer, a F3 primer and a B3 primer.例文帳に追加

アルテリウイルス由来の核酸を特異的に増幅するためのＬＡＭＰ増幅用核酸プライマーセットであって、ＦＩＰプライマー、ＢＩＰプライマー、Ｆ３プライマー、Ｂ３プライマーによりそれぞれ示されるポリヌクレオチドからなる群より少なくとも１選択されるポリヌクレオチドを含むプライマーセット。 - 特許庁

A first welding current AIw and a second welding current BIw are controlled so that peak currents thereof do not overlap each other by making the pulse period Ts of the first welding current AIw match with that of the second welding current BIw, and coinciding a center time of the first peak current AIp with that of a second base current BIp.例文帳に追加

第１の溶接電流ＡＩｗと第２の溶接電流ＢＩｗとのパルス周期Ｔｓを同じとし、第１のピーク電流ＡＩｐの中心時刻と第２のベース電流ＢＩｂの中心時刻とを一致させることによって、第１の溶接電流ＡＩｗと第２の溶接電流ＢＩｗとのそれぞれのピーク電流が重なることがない制御を行う。 - 特許庁