「bit selection」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

It creates the selection number bit map which does not select the inactive output destination by carrying out bit shift operation of the selection number bit map referring to an output destination state bit map.例文帳に追加

出力先状態ビットマップを参照し、選択番号ビットマップをビットシフト演算することにより、不活性出力先を選択しない選択番号ビットマップを生成する。 - 特許庁

A bit line is connected to one end of the selection transistor.例文帳に追加

ビット線は、前記選択トランジスタの一端に接続される。 - 特許庁

The receiver switches a bit number of the selection key and performs the reception bit collation again.例文帳に追加

受信器は選別鍵のビット番号を付け替え、再び受信ビット照合を行う。 - 特許庁

It decodes the destination selection number for distribution output to a selection number bit map of the N bits.例文帳に追加

振り分け出力先選択番号を、Ｎビットの選択番号ビットマップにデコードする。 - 特許庁

When different level data are written between adjacent selection bit lines, one end sides of the selection bit lines or the other end sides are connected together and the bit line writing currents are transmitted to the adjacent selection bit lines.例文帳に追加

隣接する選択ビット線間で異なるレベルのデータが書込まれる場合には、選択ビット線の一端側同士もしくは他端側同士を接続して、隣接する選択ビット線へビット線書込電流を伝達する。 - 特許庁

The phase change memory device is provided with a first and second bit line selection circuits, and the first and second bit line selection circuits enhance the slew rate of bit line signals which drive a local bit line.例文帳に追加

相変化メモリ装置は、第１及び第２ビットライン選択回路を備え、第１及び第２ビットライン選択回路は、ローカルビットラインを駆動するビットライン信号のスルー率を向上させる。 - 特許庁

SELECTION METHOD OF DRIVER BIT AND INSPECTION GAGE FOR BITE DETERMINATION例文帳に追加

ドライバビットの選定方法及び食い付き判定用検査ゲージ - 特許庁

Two selection gate lines SGD1, SGD2 of bit line side selection transistors, and two selection gate lines SGS1, SGS2 of source line side selection transistors are separately short-circuited every 64 lines of the bit lines to form bit line side selection gate lines SGD and source line side selection gate lines SGS.例文帳に追加

ビット線側選択トランジスタの２本の選択ゲート線ＳＧＤ１、ＳＧＤ２、ソース線側選択トランジスタの２本の選択ゲート線ＳＧＳ１、ＳＧＳ２は、それぞれビット線６４本おきに短絡され、ビット線側選択ゲート線ＳＧＤ、ソース線側選択ゲート線ＳＧＳとなっている。 - 特許庁

The selection number is the 4-bit data, and smaller than the candidate value of the 8-bit data.例文帳に追加

選択番号は、４ビットのデータであって、８ビットデータの候補値よりも小さいデータである。 - 特許庁

A selection bit voltage supply line 210 and a non-selection bit voltage supply line 220 are connected to a bit line driving part 20 driving the plurality of word lines 50.例文帳に追加

複数のビット線５０を駆動するビット線駆動部２０には、選択ビット電圧供給線２１０及び非選択ビット電圧供給線２２０が接続される。 - 特許庁

To lower the control voltage of a bit line selection switching device.例文帳に追加

ビット線選択スイッチング素子の制御電圧を低電圧化すること。 - 特許庁

For example, a high-order/low-order bit selection section 272 extracts a low-order bit side for black shading and extracts a high-order bit side for white shading through bit shift operation.例文帳に追加

たとえば、上位・下位ビット選択部２７２は、ビットシフト操作により、黒シェーディング用には下位ビット側を抽出し、白シェーディング用には上位ビット側を抽出する。 - 特許庁

A sense line SN of a sense amplifier 31 is connected to a selection bit line BL.例文帳に追加

センスアンプ３１のセンス線ＳＮは選択ビット線ＢＬに接続される。 - 特許庁

When memory capacity is increased, the memory capacity is used as a V-bit selection signal C performing selection of a valid bit register without increasing the Tag address A of an access address.例文帳に追加

メモリ容量が増加した場合、アクセスアドレスのＴａｇアドレスを増やさずに、バリッドビットレジスタの選択を行うＶ−ｂｉｔ選択信号として使用する。 - 特許庁

A selective connection means 3 selects a bit stream based upon the bit stream selection information and connects frames to each other.例文帳に追加

選択接続手段３は、ビットストリーム選択情報に基づいてビットストリームを選択し、フレーム間を接続する。 - 特許庁

A bit selection part 4 selects bits from the N-bit digital base band signal 102 while limiting an effective bit range to a specific range (M bits, N>M).例文帳に追加

ビット選択部４は、Ｎビットのディジタルベースバンド信号１０２から有効ビット範囲を所定の範囲（Ｍビット、Ｎ＞Ｍ）に限定して選択する。 - 特許庁

The bit selection control circuit 20 consists of a timing generating section 21, a maximum value storage section 22, a bit shift section 23, a decision/count section 24, and a bit shift section 25.例文帳に追加

ビット選択制御回路２０は、タイミング発生部２１、最大値保持部２２、ビットシフト部２３、判定／計数部２４、ビットシフト部２５から成る。 - 特許庁

A bit selection section 15 selects and extracts a prescribed bit from the communication cryptographic key and transmits the bit to a collation re-transmission section 31 of a base station 2.例文帳に追加

ビット選択部15は、暗号化された通信用暗号鍵から所定のビットを選択して抜き出し、基地局２の照合再送部31へ送る。 - 特許庁

When same level data are written between adjacent selection bit lines, on the other hand, the bit line writing currents are folded over using the corresponding current feedback wiring RL and the bit line writing currents are transmitted to a next selection bit line.例文帳に追加

一方、隣接する選択ビット線間で同じレベルのデータが書込まれる場合には、対応する電流帰還配線ＲＬを用いてビット線書込電流を折返した後で、次の選択ビット線へビット線書込電流を伝達する。 - 特許庁

There is provided four 2 input selection circuits 50 to 53 for selecting one of two inputs in response with complementary high-order 1 bit selection D2 and *D2 among 3 bit selection signals, and 4 input selection circuits 24A for selecting the inputs in response with complementary low-order 2 bit selection signals D1, *D1, D0, and *D0.例文帳に追加

３ビット選択信号のうちの相補的な上位１ビット選択信号Ｄ２及び＊Ｄ２に応答して、２入力の一方を選択する４個の２入力選択回路５０〜５３と、相補的な下位２ビット選択信号Ｄ１、＊Ｄ１、Ｄ０及び＊Ｄ０に応答して選択する４入力選択回路２４Ａとを備えている。 - 特許庁

An encoding selection section 152 selects variable length encoding or fixed length encoding for each bit plane based on the number of coefficient data and a bit depth of the bit plane.例文帳に追加

符号化選択部１５２は、係数データの個数とビットプレーンのビット深度に基づいて、ビットプレーン毎に可変長符号化または固定長符号化を選択する。 - 特許庁

Also, the quantum measurement for one quantum bit selected by the quantum bit selection portion is carried out so as to acquire the bit values each corresponding to the front and back of the coin.例文帳に追加

また、量子ビット選別部によって選び出された１つの量子ビットに対して量子測定を行ってコインの表裏に対応するビット値を得る。 - 特許庁

A bit line being adjacent to a bit line to which a selection memory cell is connected is kept in a pre-charge state by pairs of bit lines (B1, /B1-B4, /B4), also, other bit lines are arranged between each pair of bit line.例文帳に追加

ビット線対（Ｂ１，／Ｂ１−Ｂ４，／Ｂ４）により、選択メモリセルが接続するビット線に隣接するビット線をプリチャージ状態に維持し、かつ各ビット線対の間には別のビット線のビット線を配置する。 - 特許庁

Column selection gates (CSG, RCSG) are provided on regular bit lines (BL, /BL) and refreshing bit lines (RBL, RCSG) respectively.例文帳に追加

正規ビット線（ＢＬ，／ＢＬ）とリフレッシュビット線（ＲＢＬ，／ＲＢＬ）それぞれに列選択ゲート（ＣＳＧ，ＲＣＳＧ）を設ける。 - 特許庁

When the bit shift is present, a HOLD signal 105 is generated in accordance with the amount of the bit shift, and input to a data selection circuit 119.例文帳に追加

ビットずれがある場合は、そのビットずれ量に応じてHOLD信号105を生成し、データ選択回路119に入力する。 - 特許庁

Furthermore, the backing method can incorporate a bit diffusion selection transistor and/or a control gate line selection transistor.例文帳に追加

更に、この裏打ち方法は、ビット拡散選択トランジスタ及び／又はコントロールゲート線選択トランジスタを組み込むことができる。 - 特許庁

This device is provided with a bit line selecting means making bit lines corresponding to a memory element reading out stored contents from plural bit lines constituting a memory element array a selection state and a bit line grounding means grounding selectively a bit line being adjacent to a bit line selected by this bit line selecting means.例文帳に追加

メモリ素子アレイを構成する複数のビット線から記憶内容を読み出すべきメモリ素子に対応するビット線を選択状態するビット線選択手段と、このビット線選択手段が選択したビット線に隣接するビット線を選択的に接地するビット線接地手段とを備えた。 - 特許庁

One bit line is selected in parallel from each of the first and the second bit line groups, a bit line of a non-selection state adjacent to the selected bit line is clamped to a reference potential, while at least one of bit lines of a residual non-selection state is made a floating state.例文帳に追加

第１および第２のビット線群のそれぞれから１つのビット線が並行して選択され、該選択ビット線に隣接する非選択状態のビット線が基準電位にクランプされるとともに、残りの非選択状態のビット線の少なくとも一つがフローティング状態とされる。 - 特許庁

A bit line connected with a selection memory cell selected by the selection block address and a bit line in the dummy block are connected respectively to differential input terminals of the sense amplifier circuit 9.例文帳に追加

選択ブロックアドレスで選択される選択メモリセルが接続するビット線と、ダミーブロック内のビット線を夫々センスアンプ回路９の差動入力端子に接続する。 - 特許庁

The precharge circuit 121 precharges a bit line pair for selection readout RDT_i and RDB_i without precharging a bit line pair for non-selection readout RDT_j and RDB_j.例文帳に追加

プリチャージ回路１２１は、非選択読み出し用ビット線対ＲＤＴ_ｊ、ＲＤＢ_ｊをプリチャージせずに、選択読み出し用ビット線対ＲＤＴ_ｉ、ＲＤＢ_ｉをプリチャージする。 - 特許庁

When the user completes the bit selection, the user presses a display button 21 with the mouse cursor 23.例文帳に追加

ユーザはビット選択を完了すると、表示ボタン２１をマウス・カーソル２３で押す。 - 特許庁

When reading a memory cell MC2, a read-out voltage Vread is applied to a local bit line LBLd1 selected by a bit line selection transistor TRd1, and 0 v is applied to a first local bit line LBLs0 selected by a first selection transistor TRs0.例文帳に追加

メモリセルMC2の読み出しを行うとき、ビット線選択トランジスタTRd1によって選択されたローカルビット線LBLd1に読出し電圧Vreadを印加し、第１の選択トランジスタTRs0によって選択された第１のローカルビット線LBLs0に0vを印加する。 - 特許庁

Here, the selection/multiplexing unit arranges the CRC bits at a bit position preceding by (ν-1) bits from the tail of the transmission bit sequence.例文帳に追加

ここで、選択・多重部は、送信ビット系列の最後尾から、（ν−１）ビットよりも前のビット位置にＣＲＣビットを配置する。 - 特許庁

Thereby, the bit line selection circuit and the bit line discharge circuit can be easily arranged even when size of the memory cell is made small.例文帳に追加

これにより、メモリセルのサイズが小さくてなってもビットライン選択回路やビットライン放電回路を容易に配置することができる。 - 特許庁

A semiconductor storage device has sense global bit lines connected to a sense amplifier, writing global bit lines connected to a write amplifier, and a selection circuit for selectively connecting at least one of the sense global bit lines and the write global bit lines with bit lines.例文帳に追加

センスアンプに接続されるセンス用グローバルビット線と、ライトアンプに接続されるライト用グローバルビット線と、センス用およびライト用グローバルビット線の少なくとも一つと上記ビット線を選択的に接続する選択回路を有する。 - 特許庁

The selection transistor SGD is connected between the end of the memory cell group and a bit line BL.例文帳に追加

選択トランジスタＳＧＤはメモリセル群の一端とビット線ＢＬ間に接続される。 - 特許庁

THREE-DIMENSIONAL MEMORY ARRAY HAVING IMPROVED CONTACT LAYOUT OF STRING SELECTION LINE AND BIT LINE例文帳に追加

ストリング選択線及びビット線の改善されたコンタクトレイアウトを有する３次元メモリアレイ - 特許庁

The bit line sends a selection signal generated by the decoder 46 to a block 28.例文帳に追加

ヒット線はヒット信号と、復号器４６が発生する選択信号をブロック２８に送る。 - 特許庁

The source driver includes 2-bit serial charge redistribution D/A converter, and voltage selection means.例文帳に追加

ソースドライバは、２ビットシリアル電荷再分配Ｄ／Ａコンバータと、電圧選択手段と、を含む。 - 特許庁

The weighting selection circuit assigns two PMOS transistors to bit 2 of the 4-bit counter 33p, four PMOS transistors to bit 3, and eight PMOS transistors to bit 4 (MSB).例文帳に追加

重み付け選択回路３３ｐは、４ビットカウンタ３３ｐのビット２には、２つのＰＭＯＳトランジスタ、ビット３には、４つのＰＭＯＳトランジスタ、ビット４（ＭＳＢ）には、８つのＰＭＯＳトランジスタを割り当てる。 - 特許庁

Then, the object to be selected is determined by referring to the bit map for object selection and the lookup table for object selection.例文帳に追加

そして、オブジェクト選択用ビットマップとオブジェクト選択用ルックアップテーブルとを参照して、選択状態にするオブジェクトを決定する。 - 特許庁

An output bit selection part 30 outputs bit data of the data stored in the register part 28 as a signal Dn based on the observation object bit data.例文帳に追加

そして出力ビット選択部３０は観測対象ビットデータに基づいて、レジスタ部２８に記憶されたデータのビットデータを信号Ｄｎとして選択部３２に出力する。 - 特許庁

MEMORY CIRCUIT, THE MEMORY CIRCUIT AND OPERATION METHOD OF ELEMENT, REDUCTION METHOD FOR BIT-LINE CONTROL SWITCHING, AND BIT-LINE SELECTION CONTROLLER FOR REDUCING THE BIT-LINE CONTROL SWITCHING IN THE MEMORY CIRCUIT例文帳に追加

メモリ回路、メモリ回路及び素子の動作方法、ビットライン制御スイッチングの減少方法、メモリ回路におけるビットライン制御スイッチングを減少させるビットライン選択制御器 - 特許庁

An objective cell for programming is a device which is on the left side of an intersection of a selection control line CGn+1, a selection bit line BLn+1 and a selection word line WLn.例文帳に追加

プログラミングの目標セルは、選択制御線ＣＧｎ＋１と選択ビット線ＢＬｎ＋１と選択ワード線ＷＬｎとの交差点における左側のデバイスである。 - 特許庁

An n-bit selection circuit 4 selects n-bits out of random number patterns from a random number generating circuit 5 according to set n-bit.例文帳に追加

ｎビット選択回路４は設定されたｎビットにより乱数発生回路５からの乱数パターンのうちのｎビットを選択する。 - 特許庁