「bit selection」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

At occurrence of multi- selection, as confliction of data is caused in a correspondent bit line, multi- selection can surely be detected.例文帳に追加

マルチセレクション発生時においては、対応のビット線においてデータの衝突が生じるため、マルチセレクションを確実に検出することができる。 - 特許庁

The nonvolatile semiconductor memory device 101 is configured to include a bit voltage adjustment circuit 25 per respective bit line for fixing potentials of a selection bit line and a non-selection bit line to a prescribed potential to perform the memory operation, and data voltage adjustment circuits 27, 28 per respective data line for fixing potentials of the selection data line and the non-selection data line to a prescribed potential to perform the memory operation.例文帳に追加

不揮発性半導体記憶装置１０１は、ビット線の夫々につき、選択ビット線と非選択ビット線の電位をメモリ動作を行うための規定の電位に固定するビット電圧調整回路２５、及び、データ線の夫々につき、選択データ線と非選択データ線の電位をメモリ動作を行うための規定の電位に固定するデータ電圧調整回路２７、２８を設けてなる。 - 特許庁

VOLtage VRESET+N*Vα is applied to selection bit lines BL00-BL03 so as to apply the prescribed potential difference VRESET to selection memory cells MC10-MC13 arranged at cross parts of the selection bit lines BL00-BL03 and selection word lines WL01, and voltage Vss=0V is applied to the selection word line WL01.例文帳に追加

選択ビット線ＢＬ００〜ＢＬ０３及び選択ワード線ＷＬ０１の交差部に配置された選択メモリセルＭＣ１０〜ＭＣ１３に所定の電位差ＶＲＥＳＥＴがかかるよう、選択ビット線ＢＬ００〜ＢＬ０３に電圧ＶＲＥＳＥＴ＋Ｎ＊Ｖαを印加し、選択ワード線ＷＬ０１に電圧Ｖｓｓ＝０Ｖを印加する。 - 特許庁

An output data selection section 6 outputs a bit stream when the bit stream coincident with the reference word exists or outputs a bit stream by one word on the basis of word start position information that is stored when no coincident bit stream exists.例文帳に追加

基準ワードと一致するビット列が存在する場合はそのビット列を出力し、一致するビット列が存在しない場合は保持しているワード始まり位置情報に基づいて１ワード分のビット列を出力する。 - 特許庁

The fail bit detecting block is operated in accordance with a fail bit detecting instruction signal, it is discriminated whether a data bit selected by a column selection circuit comprises a fail bit or not, and a fail flag signal conforming to the discriminated result is outputted.例文帳に追加

フェイルビット検出ブロックはフェイルビット検出命令信号に応じて動作し、列選択回路によって選択されたデータビットがフェイルビットを含むかを判別し、判別結果に従うフェイルフラグ信号を出力する。 - 特許庁

A plurality of selection transistors are connected in parallel between the memory cells and the first bit line.例文帳に追加

複数の選択トランジスタが記憶素子と第１のビット線との間で並列に接続されている。 - 特許庁

The first and the second switch circuits of a corresponding bit line are turned on in accordance with column selection result.例文帳に追加

列選択結果に応じて対応するビット線の第１および第２のスイッチ回路をオンする。 - 特許庁

The bit line precharge/selection circuit has at least one stacked structure made of thin-film transistors.例文帳に追加

ビットラインプリチャージ／選択回路は、薄膜トランジスタからなる少なくとも一つの積層構造を有する。 - 特許庁

On a semiconductor substrate, the element selection lines 5 are arranged in parallel with the bit lines 4.例文帳に追加

そして、半導体基板上では素子選択線５がビット線４と平行に配置されている。 - 特許庁

At that time, the bit line BLL is separated from a sense node SN2 by turning off the selection gate SG20.例文帳に追加

このとき、選択ゲートＳＧ２０をオフとしてビット線ＢＬＬをセンスノードＳＮ２から切り離す。 - 特許庁

At a selected memory macro, MEn=0 is input to a macro output control circuit 48 and an 8-bit output signal which is a direct selection of TDO(0-7) is output as an output signal DTDO(0-7) of the memory macro.例文帳に追加

半導体チップ１０内には、複数のメモリマクロ１２Ａ，１２Ｂ，１２Ｃ，１２Ｄが配置される。 - 特許庁

A data selection line (read/write bit line) 24 is arranged immediately above the TMR element 23.例文帳に追加

ＴＭＲ素子２３の直上には、データ選択線（読み出し／書き込みビット線）２４が配置される。 - 特許庁

A selection part 104 selects bit strings to be left in the next generation from the group of bit string candidates based on the evaluation result of the fitness.例文帳に追加

選択部１０４は、前記適応度の評価結果に基づいて、ビット列候補の集団の中から次世代に残すビット列を選択する。 - 特許庁

The control circuit 17 makes the first even or the first odd bit line potential of the first side being a selection bit line go up by charge sharing of the second even and the second odd bit lines of the non-selection second side physically adjacent to the first even or the first odd bit line of the first side connected to a selection memory cell.例文帳に追加

前記制御回路１７は、選択メモリセルに接続される前記第１側の第１偶数または第１奇数ビット線に、物理的に隣接する非選択の第２側の第２偶数および第２奇数ビット線のチャージシェアリングにより、選択ビット線である前記第１側の第１偶数または第１奇数ビット線電位を上昇させる。 - 特許庁

The phase change memory device is provided with a memory cell block, a plurality of global bit lines, and bit line selection circuits connecting alternately a plurality of local bit lines to corresponding global bit lines out of the plurality of global bit lines at the upper end and the lower end of the memory cell block.例文帳に追加

相変化メモリ装置は、メモリセルブロック、複数本のグローバルビットライン、及びメモリセルブロックの上端及び下端で複数本のローカルビットラインを複数本のグローバルビットラインのうち対応するグローバルビットラインに交互に連結させるビットライン選択回路を備える。 - 特許庁

To perform receiving bit rate measurement, and to perform on the side of a client, selection of a download bit rate which accords with the condition of a network using this result.例文帳に追加

受信ビットレート測定を実行し、この結果を用いてネットワークの状況に応じた配信ビットレートの選択をクライアント側で実行することを可能にする。 - 特許庁

Thus, since load capacity of the non-selection bit line is increased, speed of potential change of the bit line is slowed down even when a word line is activated.例文帳に追加

これにより非選択ビット線の負荷容量が大きくなるので、ワード線が活性化されてもビット線の電位変化の速度を遅くすることができる。 - 特許庁

To disclose an integrated circuit memory device having a first column memory cell electrically connected to a pair of first bit lines and a bit line precharge/selection circuit.例文帳に追加

一対の第１ビットラインとビットラインプリチャージ／選択回路に電気的に接続される第１カラムメモリセルを有する集積回路メモリ装置を開示する。 - 特許庁

In a main bit line MBL2 side selected as a selection side, a transistor STr4 for selecting a sub-bit line is controlled to ON by a control line USG 3.例文帳に追加

選択側として選択される主ビット線ＭＢＬ２側では、制御線ＵＳＧ３により副ビット線選択用トランジスタＳＴｒ４をオンに制御する。 - 特許庁

An n-bit comparison circuit is provided with: n-1 one-bit comparison circuits 10 (=10-2 to 10-n) in which cascade connection is performed; a latch circuit 20; and a selection circuit 30.例文帳に追加

ｎbit比較回路は、縦続接続された（ｎ−１）個の１bit比較回路１０（＝１０−２〜１０−ｎ）と、ラッチ回路２０と、選択回路３０とを有している。 - 特許庁

After the bit stream Sc1 is stored in a bit stream storing section 164, the stream Sc1 is read out during a broadcasting period for advertising based on an advertisement selection control signal Ccm.例文帳に追加

このビットストリームＳc1は、ビットストリーム記憶部１６４に保存された後、広告選択制御信号Ｃcmに基づき広告放送期間に読み出される。 - 特許庁

To provide a manual transmission which can prevent a selection spring from being bit between a selection spring seat and interlock plate in such a way that the selection spring seat is thinned, and a load receiving face is formed in the selection spring seat.例文帳に追加

本発明は、セレクトスプリングシートを薄肉化するとともにセレクトスプリングシートに荷重受け面部を形成することでセレクトスプリングシートとインターロックプレートの間へのセレクトスプリングの噛み込みを防止することができる手動変速機を提供する。 - 特許庁

To detect a defect caused by interference of bit lines without decreasing the number of simultaneous measuring in a selection process.例文帳に追加

選別工程での同時測定数を減らすことなく、ビット線の干渉による不良を検出する。 - 特許庁

It selects an output destination out of the plurality of distribution output destinations by the selection number bit map.例文帳に追加

選択番号ビットマップにより、複数の振り分け出力先の中から、１つの出力先を選択する。 - 特許庁

As for a graphic object, an element ID is plotted on the bit map for object selection (step S140).例文帳に追加

図形オブジェクトについては、エレメントＩＤをオブジェクト選択用ビットマップに描画する（ステップＳ１４０）。 - 特許庁

The register circuit with a transformation function attaches priorities to selection functions in accordance with bit positions.例文帳に追加

この変換機能付きレジスタ回路においてビット位置に応じて、その選択機能に優先順位を付ける。 - 特許庁

Each of the reading selection gates 65 is disposed outside from the bit line driver 50 for the memory cell array 10.例文帳に追加

読出選択ゲート６５は、メモリセルアレイ１０に対して、ビット線ドライバ５０よりも外側に配置される。 - 特許庁

This circuit is provided with a control section in which a trim bit selection signal is inputted, selection is performed by the trim bit selection signal, and which comprises a writable and erasable memory cell, and an output section outputting a high level signal or a low level signal from a trim bit signal output terminal in accordance with the state of the memory cell of the control section.例文帳に追加

トリムビット選択信号を入力され、トリムビット選択信号によって選択されて、書込み可能及び消去可能なメモリセルを含む制御部と、前記制御部の前記メモリセルの状態に応じてトリムビット信号出力端子からハイレベル信号又はローレベル信号を出力する出力部とを備えてなる。 - 特許庁

The pseudo voltage stored in a floating wiring capacitor of a non-selected bit selection line (108) and word selection lines (104, 106) is limited by a diode (110) and is discharged.例文帳に追加

選択されていないビット選択線(108)とワード選択線(104,106)の浮遊配線容量に蓄積する偽の電圧は、ダイオード(110)により制限されて放電される。 - 特許庁

The voltage selection means sets the high reference voltage and the low reference voltage to be a selection voltage by at least a part of the M-bit digital code.例文帳に追加

電圧選択手段は、前記Ｍビットのデジタルコードの少なくとも一部によって前記ハイ参考電圧と前記ロー参考電圧を選択電圧に設定する。 - 特許庁

Memory strings are formed by connecting in series a plurality of electrically rewritable memory cells, a bit line side selection transistor and a source line side selection transistor.例文帳に追加

メモリストリングスは、電気的に書き換え可能な複数のメモリセル、ビット線側選択トランジスタ、及びソース線側選択トランジスタを直列に接続してなる。 - 特許庁

To use a negative voltage in a non-selection word line in order to minimize a program disturbance (phenomenon that content of non-selection bit changes at the programming).例文帳に追加

プログラムディスターブ（プログラム時に非選択ビットの内容が変化してしまうこと）を最小にするために、非選択ワード線に対して負電圧を使用する。 - 特許庁

When data are written, such a cancel current (-ΔIW(BL)) as cancels the induced magnetic field of a data write current (IW(BL)) flows in bit lines (BL2 and BL4) adjacent to a selection bit line (BL3) in the direction opposite to the data write current to the selection bit line.例文帳に追加

データ書込時、選択ビット線（ＢＬ３）に対するデータ書込電流（ＩＷ（ＢＬ））と逆方向に，このデータ書込電流の誘起磁界をキャンセルするようなキャンセル電流（−ΔＩＷ（ＢＬ））を選択ビット線と隣接するビット線（ＢＬ２，ＢＬ４）に流す。 - 特許庁

In the main bit line MBL0 side selected as a reference side, a transistor STr1 for selecting a sub-bit line is controlled to OFF by a control line LSG 3, and a sub-bit line SBL 1 is made non-selection.例文帳に追加

リファレンス側として選択される主ビット線ＭＢＬ０側では、制御線ＬＳＧ３により副ビット線選択用トランジスタＳＴｒ１をオフに制御して、副ビット線ＳＢＬ１を非選択とする。 - 特許庁

A bit selection number detection means 100 detects a noise component included in a vicinity difference signal D of an image input signal X, selects a proper local bit number M extracted from the vicinity difference signal D and outputs a bit selection control signal to a difference signal local bit extract means 200.例文帳に追加

ビット選定数検出手段１００は、画像入力信号Ｘの近傍差分信号Ｄに含まれるノイズ成分を検出し、近傍差分信号Ｄから抽出する適当な局所ビット数Ｍを選定し、ビット選定制御信号を差分信号局所ビット抽出手段２００へ出力する。 - 特許庁

The bit line sense amplifier drive control circuit or the bit line sense amplifier drive control method supplies the operating voltage to the first and second bit line sense amplifiers, by responding to a row address selection signal and temporarily interrupts the supply of the operating voltage to the second bit line sense amplifier, by responding to a column selection signal for selecting the column address of the first column block.例文帳に追加

ビットラインセンスアンプ駆動制御回路または方法はロウアドレス選択信号に応答して、第１及び第２ビットラインセンスアンプに動作電圧を供給し、第１カラムブロックのカラムアドレスを選択するカラム選択信号に応答して第２ビットラインセンスアンプに対する動作電圧供給を一時中断する。 - 特許庁

The dummy cells having the low threshold value voltage and located adjacent to a selection memory cell column are selected and source side local bit lines (SLB0 to SLB3) of the selection memory cell are coupled to global bit lines (GBLm1 to GBL3) through the dummy cells.例文帳に追加

選択メモリセル列に隣接する低しきい値電圧のダミーセルを選択し、その選択メモリセルのソース側ローカルビット線（ＳＬＢ０−ＳＬＢ３）をダミーセルを介してグローバルビット線（ＧＢＬｍ１−ＧＢＬ３）に結合する。 - 特許庁

A first bit line BL1 is connected to the other ends of the current passages of the first and second block selection transistors.例文帳に追加

第１ビット線ＢＬ１は、第１、第２ブロック選択トランジスタのそれぞれ電流通路の他端と接続される。 - 特許庁

To provide a method of manufacturing a semiconductor device capable of surely forming contact holes for bit line contacts between gate electrodes of selection gate transistors.例文帳に追加

選択ゲートトランジスタのゲート電極間のビット線コンタクトのコンタクトホール形成を確実にできるようにする。 - 特許庁

The transmitter performs reception bit collation or base collation based on the received information and shares a selection key.例文帳に追加

送信器は受信情報に基づいて受信ビット照合や基底照合を行い選別鍵を共有する。 - 特許庁

Thereby, the number of bank selection lines is decreased, a cell array is shortened in the direction of bit, and cell array area can be reduced.例文帳に追加

これにより、バンク選択線を少なくし、セルアレイをビット方向に短くし、セルアレイ面積を削減できる。 - 特許庁

From a plurality of pieces of the data, the data selection part 12 selects data whose high-order bit value exceeds the first threshold.例文帳に追加

データ選択部１２は、上位ビットの値が第１の閾値以上であるデータを、複数のデータの中から選択する。 - 特許庁

The semiconductor storage has, a memory array 100 having memory cells M11-Mnm, a bit line charge and discharge circuit 102, a bit line selection circuit 103, and a load circuit 105 connected between a data line DL connected to the bit line selection circuit 103 and a sense amplifier 104.例文帳に追加

この半導体記憶装置は、メモリセルＭ１１〜Ｍｎｍを有するメモリセルアレイ１００とビット線充放電回路１０２とビット線選択回路１０３と、ビット線選択回路１０３に接続されたデータ線ＤＬとセンスアンプ１０４との間に接続された負荷回路１０５を備える。 - 特許庁

When a certain bit line is selected in any of selection banks of banks BK0, BK1, electric connection between a non-selection bank and the opposite bit line is cut off by turning off a switch (any of switches SW0-SW3) provided corresponding to the bit line.例文帳に追加

バンクＢＫ０，ＢＫ１のいずれかの選択バンクにおいて、あるビット線が選択された場合、そのビット線に対応して設けられるスイッチ（スイッチＳＷ０〜ＳＷ３のいずれかのスイッチ）がオフすることで、非選択バンクの相対するビット線との電気的な接続が切断される。 - 特許庁

When one reference bit line BLr is driven to a selection state in accordance with a reference string selection signal SELref which is the result of decoding a column address CA at data access, the potential of the selection reference bit line BLr is transferred to a reference data bus line BDref.例文帳に追加

データアクセス時において、コラムアドレスＣＡのデコード結果である参照列選択信号ＳＥＬｒｅｆに応じて１本の参照ビット線ＢＬｒが選択状態に駆動されると、選択参照ビット線ＢＬｒの電位が参照データバス線ＢＤｒｅｆへと伝達される。 - 特許庁