「bit-synchronization」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To provide a transmission control device and a transmission control method for recovering synchronization and carrying out communication between devices when a start bit can not be received.例文帳に追加

スタートビットが受信できない場合に装置間の同期を回復して通信を行うための伝送制御装置および伝送制御方法を提供すること。 - 特許庁

As shown in the figure, a remote control device transmits a bit synchronization signal P after continuously transmitting "0" signals for the first specified time T1 or longer.例文帳に追加

図に示すように、リモコン装置は、第１規定時間Ｔ１以上の間、「０」の信号を連続して送信した後、ビット同期信号Ｐを送信する。 - 特許庁

To independently set bit rates of an uplink signal and a downlink signal in PON and thereby facilitate processing for establishment of synchronization and attain low cost.例文帳に追加

ＰＯＮにおいて独立に上り信号と下り信号のビットレートを設定でき、同期確率のための処理が簡易でしかも低コストを達成できるようにする。 - 特許庁

A correlation value COR between the demodulated data DT acquired by demodulating intermediate frequency signals IN modulated in a FSK manner and every bit of synchronization words is formed.例文帳に追加

ＦＳＫ変調された中間周波信号ＩＮを復調した復調データＤＴと同期ワードのビット毎の相関値ＣＯＲを生成する。 - 特許庁

In synchronization with disk rotation, a variable delay having duration time changed depending on the radial position of a bit on a disk is brought into a clock signal.例文帳に追加

ディスクの回転と同期されて、ディスク上のビットの半径位置により変化する持続時間を有する可変遅延がクロック信号内にもたらされる。 - 特許庁

To constitute a bit synchronization circuit to flexibly accommodating to changes in data format conditions of an input packet, even when the conditions are changed.例文帳に追加

入力パケットのデータフォーマット条件が変更された場合などでも、柔軟に対応可能となるビット同期回路を構成することを目的とする。 - 特許庁

An input code string, in which a synchronization code is inserted into any one of a plurality of periodically predetermined synchronization code inserting positions and a decodable stuffing bit is uniformly inserted as necessary from an opposite direction, is decoded, and the decoding end position of the code string immediately before the stuffing bit is compared with the start position of the stuffing bit, thereby detecting an error in an input code string.例文帳に追加

予め周期的に定められた複数の同期符号挿入位置のいずれかに同期符号が挿入されると共に、逆方向から一意に復号可能なスタッフィングビットが適宜挿入された入力符号列を復号化し、スタッフィングビットの直前の符号列の復号終了位置とスタッフィングビットの開始位置とを比較することにより、入力符号列中の誤りを検出する。 - 特許庁

A frequency detecting apparatus is provided with a function for correcting deviation of synchronization in the case that the actual counter and the counter whose bit length is extended are used, when the input capture interruption is generated in the state that synchronization between both of the counters is not obtained.例文帳に追加

また、実カウンタ及びビット長を拡張したカウンタが同期していない時にインプットキャプチャ割り込みが発生し、実カウンタ及びビット長を拡張したカウンタを使用する場合に同期のずれを補正する機能を有する。 - 特許庁

A receiver side STM frame synchronizing circuit 12 detects a frame synchronization pattern to check a pattern of a bit phase, generates bit rearrangement information 110 denoting the pattern, applies bit rearrangement processing with respect to the parallel data 102 on the basis of the pattern to generate parallel data 106 that are synchronized in terms of bytes.例文帳に追加

受信側STM フレーム同期回路12では、フレーム同期パターンを検出してビット位相のパターンを調べ、そのパターンを示すビット並べ替え情報110 を生成すると共に、そのパターンに基づいてパラレルデータ102 に対してビット並べ替え処理を施し、バイト同期のとれたパラレルデータ106 を生成する。 - 特許庁

A decoder side applies error correction decoding to the block code, and suppresses setup of synchronization by a false synchronous word when there is any error and estimates the synchronous word even when its bit pattern is more or less different from the synchronous word bit pattern in the case of identifying the synchronous word when there is no error so as to suppress out of synchronism due to a bit error.例文帳に追加

復号側では、ブロック符号を誤り訂正復号し、誤りがあれば偽同期語での同期を確立を抑え、誤りがなければ、同期語の識別の際に、同期語ビットパターンと多少異なっても同期語と推定し、ビット誤りによる同期外れを抑える。 - 特許庁

To provide a symbol synchronization method for a quadrature modulation signal capable of avoiding clock slip even when bit duplication or bit missing happen due to clock jitter or the like in the case of sampling an Ich signal and a Qch signal, in symbol synchronization for demodulating an input quadrature modulation signal.例文帳に追加

入力した直交変調信号を復調するシンボル同期において、クロックジッタ等によりＩｃｈ信号およびＱｃｈ信号のサンプリングに際しビット重複またはビット欠けが生じた場合であっても、クロックスリップを回避することができる直交変調信号に対するシンボル同期方法等を提供する。 - 特許庁

An RF reception section 1 outputs an RSSI signal denoting strength of a received signal, a unique word detection section 3 outputs a UW signal representing synchronization/asynchronization of a digital signal, and an error correction section 4 outputs a bit B signal every time receiving a bit and outputs a BE signal denoting an erroneous bit, every time the error bit is detected.例文帳に追加

ＲＦ受信部１は受信信号の強度を表すＲＳＳＩ信号を出力し、ユニーク・ワード検出部３はデジタル信号の同期／非同期を表すＵＷ信号を出力し、誤り訂正部４はビットを取り込む毎にビットＢ信号を出力しかつ誤りビットが検出される毎にそれを表すＢＥ信号を出力する。 - 特許庁

Within the signal range of a bit signal which can be inserted in synchronization with a detected bit synchronous signal Bsync, the integrated values S2 of wobbling signals at a cycle where a phase change as a bit signal is expected are subjected to predetermined coding operations and totalled, whereby the characteristic amounts S13 and S16 of respective bit signals of "1" and "0" are calculated.例文帳に追加

検出されたビット同期信号Ｂｓｙｎｃに同期して挿入され得るビット信号の信号範囲において、ビット信号としての位相変化が生ずるべき周期におけるウォブル信号の積分値Ｓ２にそれぞれ所定の符号操作を行って合計することにより、‘１’および‘０’のビット信号の特徴量Ｓ１３、Ｓ１６がそれぞれ算出される。 - 特許庁

To enable a modem to perform synchronization processing and BER (Bit Error Rate) measurement, without performing synchronization processing according to a conventional technique such as guard interval signal correlation, by providing, to an OFDM modem section, a simplified synchronization processing function and BER measuring function for the BER measurement different from the prior arts, in a BER measuring apparatus.例文帳に追加

ＢＥＲ測定装置において、ＯＦＤＭ変／復調部に従来とは異なるＢＥＲ測定のための簡易な同期処理機能とＢＥＲ測定機能を持たせ、従来のガードインターバル信号の相関等の手法による同期処理を行なうことなく、変／復調器による同期処理とＢＥＲ測定を可能にする。 - 特許庁

The preprocessing utilizes synchronization of the common system clock, synchronization of channel decoding according to a different channel protocol matching the interfaces of the different types, and synchronization to form a sample word which is stored in an intermediate storage device for supplying the sample word to central arithmetic processing from a PCM bit stream.例文帳に追加

このプリプロセスは、共通のシステムクロックに対する同期、異なるタイプのインタフェースに符合する異なるチャネルプロトコルに従うチャネルデコードに対する同期、及び該ＰＣＭビットストリームから、これよりサンプルワードが中央演算処理に供給される中間的な記憶装置に記憶されるサンプルワードを形成するように同期を利用する。 - 特許庁

An 8-bit shift register 72 comprises eight cells b0-b7, fetches each bit of data Data1 to the cell b0 in synchronization with a leading edge of a clock CLK from a transmitter 10, and shifts the content of each cell to a high-order cell.例文帳に追加

８ビット・シフトレジスタ７２は８個のセルｂ０〜ｂ７からなり、送信装置１０からのクロックＣＬＫの上がりエッジに同期して、データＤａｔａ１の各ビットをセルｂ０に取り込み、各セルの内容を上位セルにシフトする。 - 特許庁

A frame synchronization of a first bit data extracted from the light beacon and a second bit data extracted from the radio wave beacon is detected in a first frame synchronous detection part and a second frame synchronous detection part in an exclusive control part 20.例文帳に追加

排他制御部２０内の第１のフレーム同期検出部及び第２のフレーム同期検出部で光ビーコンから抽出した第１のビットデータ及び電波ビーコンから抽出した第２のビットデータのフレーム同期を検出する。 - 特許庁

This device generates a sampling clock of a small fraction of cycle of the symbol clock of the modulation signal received by radio, samples prescribed bit data from the modulation signal with the sampling clock cycle and establishes frame synchronization in accordance with the bit data.例文帳に追加

無線受信する変調信号のシンボルクロックの数分の一の周期のサンプリングクロックを生成し、このサンプリングクロックの周期で変調信号から所定のビットデータをサンプリングし、このビットデータに対応してフレーム同期を確立する。 - 特許庁

To provide a data receiver capable of estimating the bit rate of a data transmitter and causing the data transmitter to synchronize a clock when a synchronization clock is not supplied from a network; and to provide a bit rate estimating method, a program, and a recording medium.例文帳に追加

ネットワークから同期クロックが供給されない場合に、データ送信装置のビットレートを推定し、データ送信装置にクロックを同期させることが可能なデータ受信装置、ビットレート推定方法、プログラム及び記録媒体を提供する。 - 特許庁

Once the P(Y) signal is decoded, one or more characteristics (e.g., the PRN code synchronization, the Doppler shift, the modulation bit sequence, etc.) of the signal are derived.例文帳に追加

一旦Ｐ（Ｙ）信号が復号されると、信号の１つまたは複数の特性（例えば、ＰＲＮ符号同期化、ドップラ・シフト、変調ビット・シーケンス等）が導き出される。 - 特許庁

Thus, since excessive follow-up to the jitter included in the input data, etc. can be prevented, the error rate in the bit synchronization can be remarkably reduced.例文帳に追加

これにより、入力データなどに含まれるジッタに過度に追従することを防止することができるので、ビット同期におけるエラー率を大幅に低減することができる。 - 特許庁

The receiver 10 scans the respective radio channels in a time division manner for each predetermined scanning cycle, and when detecting the preamble PA including a bit synchronization pattern, receives following data.例文帳に追加

受信器１０は所定のスキャン周期ごとに、時分割によって各無線チャンネルをスキャンし、ビット同期パターンを含むプリアンブルＰＡを検出すると続くデータを受信する。 - 特許庁

When the P(Y) signal is decoded once, one or a plurality of characteristics (for example, PRN code synchronization, a Doppler shift and a modulation bit sequence) of the signals is derived.例文帳に追加

一旦Ｐ（Ｙ）信号が復号されると、信号の１つまたは複数の特性（例えば、ＰＲＮ符号同期化、ドップラ・シフト、変調ビット・シーケンス等）が導き出される。 - 特許庁

To provide a time calibration signal receiving apparatus capable of effectively eliminating noise, without deteriorating the accuracy of bit synchronization, when receiving and decoding a time calibration signal.例文帳に追加

標準電波を受信してデコードする際に、ビット同期の精度を落とすことなく、効果的にノイズを除去することができる標準電波受信装置を提供すること。 - 特許庁

The time synchronization reproduction processing circuit or the like for a digital broadcast receiver is provided with a bit selection control circuit 20 that is placed between an integrator 8d and a peak detection circuit 8e.例文帳に追加

ディジタル放送受信機の時間同期再生処理回路等において、積分器８ｄとピーク検出回路８ｅの間に、ビット選択制御回路２０が設けられている。 - 特許庁

A receiver side STM descramble circuit 14 descrambles the parallel data 106 into the signal parallel data prior to bit rearrangement on the basis of the bit rearrangement information 110, checks parity by using parity bit 108 received from the high-speed interface circuit 10 via the receiver side STM frame synchronization circuit 12 and outputs a parity error alarm 114.例文帳に追加

受信側STM デスクランブル回路14では、ビット並べ替え情報110 に基づいてパラレルデータ106 からビット並べ替え前の元のパラレルデータを復元し、高速インタフェース回路10から受信側STM フレーム同期回路12を介して送られてくるパリティビット108 を用いてパリティチェックを行い、パリティ誤り警報114 を出力する。 - 特許庁

When there is a bit pattern identical to a frame synchronization pattern at a predetermined position of a TS packet, a transmission apparatus 2-1 replaces the bit pattern by a bit pattern computed by using a spread code to store the computed pattern in a data slot, and gives data replacement information indicating the replacement to a TSMF header to transmit the information.例文帳に追加

送信装置２−１は、ＴＳパケットの所定位置に、フレーム同期パターンと同じビットパターンが存在する場合、そのビットパターンを、拡散符号を用いて演算したビットパターンに置き換えてデータスロットに格納し、置き換えたことを示すデータ置き換え情報をＴＳＭＦヘッダに付与して送信する。 - 特許庁

The unit 6 causes the receiver 4 to operate and receive a frame, calculates bit error rate, if synchronization could not be taken by a preamble, and causes the transmitter 5 to operate to transmit the data, if the bit error rate is not smaller than a predetermined threshold.例文帳に追加

送受信制御部６は、受信部４を動作させてフレームを受信し、プリアンブルによって同期がとれなかった場合にビットエラー率を算出し、ビットエラー率が所定の閾値以上の場合に送信部５を動作させてデータを送信する。 - 特許庁

On the basis of a discrimination result of the pattern discrimination section 104, a bit extraction/preamble detection section 105 then detects a synchronization pattern and outputs a demodulated digital audio signal.例文帳に追加

そして、ビット抽出・プリアンブル検出部１０５で、パターン判別部１０４の判別結果に基づいて、同期パターンの検出および復調したデジタルオーディオ信号を出力する。 - 特許庁

To perform frequency synchronization also to a client signal having low precision in a frequency in transmission using an OTU frame, and to perform storage or multiplexing for transmission without any bit slip.例文帳に追加

ＯＴＵフレームを用いた伝送において、周波数精度の低いクライアント信号についても周波数同期を行い、ビットスリップなしに収容または多重化して伝送する。 - 特許庁

To execute memory saving and low power consumption in a reproducing device for decoding a music bit stream encoded by frame units by using a clock synchronization type arithmetic part.例文帳に追加

フレーム単位で符号化した音楽ビットストリームに対して、クロック同期式の演算部を用いて符号化データを復号する再生装置において、省メモリ化と低消費電力化を図ること。 - 特許庁

To allow sampling synchronization between stations, by further reducing the bit number (data volume) of time information sent from a master station to each slave station than before, in a current differential protection relay.例文帳に追加

電流差動保護継電器において、親局から各子局に送る時間情報のビット数（データ量）を従来より少なくして局間のサンプリング同期がとれるようにする。 - 特許庁

To provide a new bit coding system for serial communication which can overcome the problems such as the internal synchronization of a distributed system architecture and the EMI emission and also can make the best use of bands.例文帳に追加

分散型システム・アーキテクチャ内部における同期、およびＥＭＩ放出の問題を克服しつつ、帯域を最大限利用する、シリアル通信用の新たなビット符号化システムを提供する。 - 特許庁

The number of backward protection stages processing part 4 counts the number of frames from which a synchronous bit is detected during an asynchronous state and outputs a synchronization determination pulse when the counted value reaches the number of backward protection stages.例文帳に追加

後方保護段数処理部４は、非同期中に同期ビットを検出したフレームの数を計数し、計数値が後方保護段数に達したとき同期確定パルスを出力する。 - 特許庁

At the time of detecting the BIC, by recognizing the deviation from the original position of the BIC and correcting the head of block data to be delivered to an error correction part 13, the bit synchronization deviation is corrected.例文帳に追加

ＢＩＣを検出すると、本来のＢＩＣの位置からのずれを認識し、エラー訂正部１３へ受け渡すブロックデータの先頭を修正することで、ビット同期ずれを補正する。 - 特許庁

To provide a burst synchronization circuit high in reliability and capable of selecting an optimum sampling phase by detecting both side edges of a 1-bit pulse without using an alternate pattern for burst synchronization in the case of matching a phase of a burst received data signal with a sampling phase of the received data signal and selecting an optimum sampling phase even on the occurrence of a bit error.例文帳に追加

バースト状の受信データ信号とその受信データ信号のサンプリング位相とを合わせるバースト同期回路に関し、バースト同期用の交番パターンを用いることなく、１ビットパルスの両側エッジを検出して最適サンプリング位相を選択し、又、ビット誤りが発生しても最適サンプリング位相を選択する信頼性の高いバースト同期回路を提供する。 - 特許庁

A synchronized frame includes the synchronizing signal and a run length limited code and the synchronizing signal includes a synchronization pattern consisting of a bit pattern with run length larger than the maximum run length and an additional bit pattern with the run length longer than the minimum run length arranged in the rear of the bit pattern when the digital data is stored in a sector consisting of a plurality of synchronized frames and successively transmitted.例文帳に追加

ディジタルデータを複数の同期フレームからなるセクタに収容して順次伝送する際に同期フレームは同期信号とランレングスリミテッドコードとを含み、同期信号は最大ランレングスよりも大なるランレングスのビットパターンとその後方に配置された最小ランレングスよりも長いランレングスの付加ビットパターンとからなる同期パターンを含む。 - 特許庁

The receiver also includes a synchronization detection / turbo equalization changeover switch 35; a CRC decoder 36; an interleaver 37a; a de-interleaver 37b; an adder 38 for a coded bit logarithmic likelihood ratio and a de-interleave output; a MAP decoder 39; a discrimination unit 40; and a bit information output section 41.例文帳に追加

この受信機はまた、同期検波／ターボ等化切り替えスイッチ３５、ＣＲＣ復号器３６、インターリーバ３７ａ、デインターリーバ３７ｂ、符号化されたビットの対数尤度比とデインターリーバ出力の加算器３８、ＭＡＰ復号器３９、判定器４０、およびビット情報出力部４１を有している。 - 特許庁

Though the magnetic field communication method for low-power node management is performed in a radio network of a low-frequency band that is comprised of one MFAN-C and at least one MFAN-N, a physical layer frame is comprised of a preamble, a header, and a payload, and the preamble is comprised of a wake-up bit string and a synchronization bit string.例文帳に追加

１つのＭＦＡＮ−Ｃと少なくとも１つのＭＦＡＮ−Ｎとで構成された低周波帯の無線ネットワークで行われるが、物理層フレームをプリアンブルと、ヘッダーと、ペイロードとで構成し、前記プリアンブルをウェイクアップビット列と同期ビット列とで構成してなる。 - 特許庁

A bit string constituting the synchronization marker is set to be a value different from a bit string generated by the transmission unit 50 or a receiving unit 60 when a muting function is invoked in the transmission unit 50 or in the receiving unit 60 which receives the data transmitted from the transmission unit 50, which converges into zero.例文帳に追加

同期マーカを構成するビット列は、送信部５０または当該送信部５０から送信されるデータを受信する受信部６０でミュート機能が発動されたときに送信部５０または受信部６０で生成されるゼロに収束していくビット列と異なる値となるように設定される。 - 特許庁

To provide a synchronization controlling method capable of suppressing an increase in a circuit scale and preventing bit slippage even when a multicarrier signal is handled and to provide a modulator-demodulator.例文帳に追加

本発明はマルチキャリア信号を扱う場合であっても回路規模の増大を抑制しかつビットスリップを防止することが可能な同期制御方法及び変復調装置を提供することを目的とする。 - 特許庁

While reading an ADIP1 word, by making a comparison between information whose detection is expected and information which is actually detected, detection failures of a data bit and the synchronization mark are monitored.例文帳に追加

ＡＤＩＰ１ワードの読み出し中において、検出が期待される情報と、実際に検出される情報との対比が行われることで、データビットおよび同期マークの検出失敗が監視される。 - 特許庁

A variable DCF search control part 35 observes a bit error while varying the dispersion compensation amount of the variable DCF 22 within a range that frame synchronization establishment is confirmed to search for a range which becomes error free.例文帳に追加

可変ＤＣＦサーチ制御部３５は、フレーム同期確立が確認された範囲内で、可変ＤＣＦ２２の分散補償量を変化させながら、ビットエラーを観測して、エラーフリーとなる範囲をサーチする。 - 特許庁

Also, an integer N is defined as the number of wobble waves, and when the M is 2N (for example, M=12, N=6), a synchronous signal used for detecting synchronization of the address information is constituted using N wobbles per one bit as a fundamental unit.例文帳に追加

また、整数Ｎをウォブル波数とし、前記Ｍが２Ｎであるとき（例えばＭ＝１２、Ｎ＝６）に、アドレス情報の同期検出に用いる同期信号を１ビットＮウォブルを基本単位として構成する。 - 特許庁

When an integer N is defined as the number of wobble waves and the M is 2N (e.g. M=12, N=6), a synchronizing signal to be used for detecting synchronization of the address information is constituted with 1-bit N wobble as a basic unit.例文帳に追加

また、整数Ｎをウォブル波数とし、前記Ｍが２Ｎであるとき（例えばＭ＝１２、Ｎ＝６）に、アドレス情報の同期検出に用いる同期信号を１ビットＮウォブルを基本単位として構成する。 - 特許庁