「block pulse」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The block pulse width data S53 is inputted to an average pulse width data calculating section 54, then average pulse width data S54 is calculated.例文帳に追加

ブロックパルス幅データS53 は平均パルス幅データ計算部54に入力され、平均パルス幅データS54 が算出される。 - 特許庁

To provide a pulse tube refrigerating machine wherein the temperature of a cooling block of a pulse tube is rapidly lowered.例文帳に追加

パルス管の冷却ブロックの温度が迅速に下降できるパルス管冷凍機を提供すること。 - 特許庁

When the scanning pulse SP 1 scans a pixel block 1, an address pulse AP having a positive polarity is impressed and when the scanning pulse SP2 scans a pixel block 2, an address pulse AP having a negative polarity is impressed.例文帳に追加

走査パルスＳＰ１が画素ブロック１を走査するときには、正極性のアドレスパルスＡＰを、走査パルスＳＰ２が画素ブロック２を走査するときには、負極性のアドレスパルスＡＰを印加する。 - 特許庁

The average pulse width data S54 is stored in a memory 55 and target block pulse width data S56 is outputted from a weighing section 56.例文帳に追加

平均パルス幅データS54 はメモリ55に記憶され、重み付け部56から着目ブロックパルス幅データS56 が出力される。 - 特許庁

A pulse generation block 60 generates an output pulse zj' with the nonlinear arithmetic value zj set to the delay time.例文帳に追加

そしてパルス生成ブロック６０は、この非線形演算値ｚ_j を遅延時間とする出力パルスｚ_j'を生成する。 - 特許庁

A calibration pulse with length equivalent to an anticipated maximum delay time is transmitted from an RF block to a PHY block via an interface and the delay time is compensated according to delay of a pulse looped back from the PHY block to the RF block via the interface and an original calibration pulse.例文帳に追加

予想される最大遅延時間に相当する長さのキャリブレーション・パルスをインターフェース経由でＲＦブロックからＰＨＹブロックへ送出し、インターフェース経由でＰＨＹブロックからＲＦブロックへループバックされるパルスと元のキャリブレーション・パルスとの遅延に基づいて遅延時間を補償する。 - 特許庁

A pulse selector means 20 supplies a pixel drive pulse signal to the pixel row, selected by the in-block line selection means.例文帳に追加

パルスセレクタ手段２０は、ブロック内ライン選択手段で選択された画素行に、画素駆動パルス信号を供給する。 - 特許庁

A pulse delay block 60 delays a pulse for output, for which delay time has the normal distribution of average '0', generated by a basic pulse generation block 50 on the basis of the arithmetic result of the nonlinear arithmetic block 40 and outputs the result as an output signal zj'.例文帳に追加

パルス遅延ブロック６０は、基本パルス生成ブロック５０にて生成される、遅延時間が平均０の正規分布に従う出力用パルスを非線形演算ブロック４０の演算結果に基づき遅延させ、出力信号ｚ_j'として出力する。 - 特許庁

A first pulse of B in a motor pulse MP for recording a divided block 3B is generated during execution of a divided block 3A recording operation so as to shorten the recording time.例文帳に追加

分割ブロック３Ｂの記録のためのモータパルスＭＰのＢの第１パルスを、分割ブロック３Ａの記録を行っているときに、発生させて記録時間を短縮する。 - 特許庁

The target block pulse width data S56 is inputted to an LUT 57 and a correction value S57 is outputted.例文帳に追加

着目ブロックパルス幅データS56 はＬＵＴ57に入力され、補正値S57 が出力される。 - 特許庁

A switch 14 selectively supplies the reference pulse train to the first or second delay block.例文帳に追加

スイッチ１４は、基準パルス列を第１又は第２遅延ブロックに選択的に供給する。 - 特許庁

A first delay circuit for shifting the application timing of the driving pulse signal to be applied to the recording element in the block erected by the recording element in the block selected by a block selecting part is provided.例文帳に追加

そして、前記ブロック選択部によって選択されたブロック内の記録素子に印加される駆動パルス信号の印加タイミングをずらす第１の遅延回路を有する。 - 特許庁

When data of a memory block is erased, operation S3 in which an erase pulse is applied en bloc to the memory block and operation S6 in which the erase pulse is applied en bloc to a limited one part of region of the memory block are used jointly.例文帳に追加

メモリブロックのデータを消去する際に、メモリブロックに対して一括して消去パルスを印加する動作Ｓ３と、メモリブロックの一部の領域に限定して一括して消去パルスを印加する動作Ｓ６とを併用する。 - 特許庁

This pulse electromagnet 20 is provided with: a magnetic block 21 having a space generating a magnetic field; excitation conductors 23 and 24 arranged along the space of the magnetic block 21; and a high-voltage pulse generator and a pulse transmission line applying a pulse-like excitation currents to the excitation conductors 23 and 24.例文帳に追加

パルス電磁石２０は、磁場が発生する間隙部を有する磁性体ブロック２１と、磁性体ブロック２１の間隙に沿って配設された励磁導体２３，２４と、励磁導体２３，２４にパルス状の励磁電流を印加する高電圧パルス発生器及びパルス伝送線とを備える。 - 特許庁

A synchronous ciphering means 15 ciphers the data by a block encipherment synchronizing with the timing pulse.例文帳に追加

同期式暗号化手段１５は、タイミングパルスに同期して、ブロック暗号でデータを暗号化する。 - 特許庁

A chamber 19 for reducing the pulse pressure is formed ranging from the peripheral wall block 3 to the base block 2 in such a manner as to be located around the recessed portion 4.例文帳に追加

周壁ブロック３からベースブロック２にかけては凹状部４の周域に位置されるように脈圧低減用のチャンバ１９を形成する。 - 特許庁

At such a time, when the pulse is received after a delay time setting circuit 44 sets the delay time to the second delay block 18, the switch control circuit 12 switches a destination to supply the pulse from the switch 14 from the first delay block to the second delay block.例文帳に追加

このとき、スイッチ制御回路１２は、遅延時間設定回路４４が第２遅延ブロック１８に遅延時間を設定した後にパルスを受けると、スイッチ１４がパルスを供給する先を第１遅延ブロックから第２遅延ブロックに切り替える。 - 特許庁

Processing of steps S2, S3 are performed such that an erasing pulse is applied before the erasing pulse is applied per block unit, further, batch write-in before erasion is performed.例文帳に追加

ブロック単位で消去パルスを印加する前に消去パルスを印加してさらに消去前一括書込を行なうステップＳ２，Ｓ３の処理を行なう。 - 特許庁

The driving method of the plasma display panel can shorten the period of maintenance pulse by inserting a data pulse into both the sustaining pulse of the maintenance pulse and the scanning pulse in the driving method which makes an address period and a maintenance period overlap, by dividing the plasma display panel into block units.例文帳に追加

本発明によるプラズマディスプレイパネルの駆動方法は、プラズマディスプレイパネルイをブロック単位に分割してアドレス期間と維持期間を重複させる駆動方法において、維持パルスのサステインパルスとスキャンパルスの両方にデータパルスを挿入することにより維持パルスの周期を短くすることができる。 - 特許庁

During a call or the like, real time pulse wave data output is suspended in the sensor block.例文帳に追加

通話中など他の機能で動作中は、センサブロックにリアルタイム脈波情報出力を保留させる。 - 特許庁

The DC block part 4 outputs a pulse signal 8 on the basis of the input differential signals 6.例文帳に追加

ＤＣブロック部４では、入力された差動信号６に基づいてパルス信号８を出力する。 - 特許庁

The disclosed memory device includes a temperature sensing block for sensing temperature in an internal circuit and outputting a temperature sensing signal, a current control block for receiving the temperature sensing signal and generating a pulse control signal, and a write driver block for supplying a program pulse of which level and width are corrected in response to the pulse control signal to a memory cell.例文帳に追加

開示されたメモリ装置は、内部回路の温度を感知して温度感知信号を出力する温度感知ブロックと、温度感知信号を受信してパルス制御信号を生成する電流制御ブロックと、パルス制御信号に応答してレベル及び幅が補正されたプログラムパルスをメモリセルに供給するライトドライバーブロックを含む。 - 特許庁

Since an identification pulse P having an unique level is added to the start position of each block of the multivalued signal D3, recognizability of data is enhanced in units of block.例文帳に追加

多値信号Ｄ３の各ブロックの開始位置に、特異なレベルを有する識別パルスＰを付加するので、１ブロック単位でのデータの認識性が向上する。 - 特許庁

The magnetic block 21 is excited by setting the current value of the pulse-like excitation current in an irreversible region in the vicinity of a saturation point of the magnetic block 21.例文帳に追加

そして、パルス状の励磁電流の電流値を磁性体ブロック２１の飽和点付近の可逆領域に設定して磁性体ブロック２１を励磁する。 - 特許庁

One end of a resistor R1 and the pulse-by-pulse operation block B1 and the overcurrent detection block B3 of a control circuit 16 are connected to the source of a main semiconductor switch Q1 and the source of a sub semiconductor switch Q2.例文帳に追加

主半導体スイッチＱ１のソースと補助半導体スイッチＱ２のソースには、抵抗Ｒ１の一端と、制御回路１６のパルスバイパルス動作ブロックＢ１、および過電流検知ブロックＢ３が接続されている。 - 特許庁

The first pulse generator block (201) is regulated to respond to the rising edge of the input signal (IN) and the second pulse generator block (301) responds to the falling edge of the input signal (IN).例文帳に追加

第１のパルス発生器ブロック（２０１）は、該入力信号（ＩＮ）の立ち上がりエッジに応答するよう調整され、および第２のパルス発生器ブロック（３０１）は該入力信号（ＩＮ）の立ち下がりエッジに応答する。 - 特許庁

A vertical block selection means 18 outputs a selection signal of vertical blocks, in response to the horizontal synchronization pulse.例文帳に追加

垂直ブロック選択手段１８は、水平同期パルスに応答して垂直ブロックの選択信号を出力する。 - 特許庁

A block selection circuit includes a shift register for sequentially shifting a transfer start pulse DY with a clock signal CLY.例文帳に追加

また、ブロック選択回路は、転送開始パルスＤＹをクロック信号ＣＬＹで順次シフトするシフトレジスタを有する。 - 特許庁

Start pulse signals (SP1-SP6) are individually inputted for the respective blocks, and the start pulse signals (SP1-SP6) are inputted in common to the sensor IC chips within the same block.例文帳に追加

スタートパルス信号（ＳＰ１〜ＳＰ６）は各ブロック毎に個別に入力され、スタートパルス信号（ＳＰ１〜ＳＰ６）は同じブロック内のセンサＩＣチップに共通に入力される。 - 特許庁

Delay time less than a clock period is compensated according to a phase difference between the pulse looped back from the PHY block to the RF block via the interface and the original calibration pulse, and an appropriate delay amount is further inserted into transmission data.例文帳に追加

インターフェース経由でＰＨＹブロックからＲＦブロックへループバックされるパルスと元のキャリブレーション・パルスとの位相差に基づいてクロック周期未満の遅延時間を補償し、さらに送信データに適切な遅延量を挿入する。 - 特許庁

The block 40 synchronizes the pulse with the video signal in accordance with the vertical timing pulse supplied from the block 7 and triggers a high-luminance illumination unit 2 to flicker and emit light at the prescribed timing synchronized by each of respective fields.例文帳に追加

電源／光源駆動ブロック４０は、信号処理ブロック７から供給された垂直タイミングパルスに基づいて、映像信号と同期を取り、各フィールド毎に同期した所定のタイミングで、高輝度照明ユニット２に点滅発光させる。 - 特許庁

The automatic fan block has several pulse width modulated (PWM) outputs able to perform calculation in conformity to the automatic fan block zone input and the zone parameter input.例文帳に追加

自動ファンブロックは、自動ファンブロックゾーン入力とゾーンパラメータ入力に従って計算することができる幾つかのパルス幅変調（ＰＷＭ）出力を有する。 - 特許庁

In a first step, 'applying erasure pulse' and 'verifying' are performed, and threshold voltage of all memory cells in a block are made 3 V or less.例文帳に追加

第１の段階では「消去パルス印加」と「ベリファイ」を行って、ブロック内の全メモリセルの閾値電圧を３Ｖ以下にする。 - 特許庁

A pulse width modulating circuit comprises the discrete time oscillator, a data storage unit, a data processing block, a counter, and a comparator circuit.例文帳に追加

パルス幅変調回路は、ディスクリートタイム発振器、データ保存装置、データ処理ブロック、カウンタ、及び比較回路とを備える。 - 特許庁

The sequencer 200 issues the second write pulse to the processing block at an optional time independent from the CPU 100.例文帳に追加

シーケンサ２００はＣＰＵ１００とは独立した任意のタイミングで第２の書き込みパルスを処理ブロックに対して発行する。 - 特許庁

The second drive pulse S2 is supplied to a control electrode of the synchronously rectifying element 31 via an on-block circuit 56.例文帳に追加

第２の駆動パルスＳ２はオン阻止回路５６を介して同期整流素子３１の制御電極に供給される。 - 特許庁

At this time, the control block 250 sends radius information and a taco pulse when necessary to a channel clock generation means 140.例文帳に追加

このとき、制御ブロック２５０は、半径情報と、必要に応じてタコパルスと、をチャンネルクロック生成手段１４０へ送る。 - 特許庁

The design process of a semiconductor device includes arranging a circuit block containing a pulse width adjusting circuit adjusting a pulse width of a clock signal by individually adjusting delay amounts in rising and falling of the clock signal (step S2), inspecting the pulse width (step S7 and S8), and adjusting the pulse width by the pulse width adjusting circuit when abnormalities are detected in the pulse width (step S9).例文帳に追加

半導体装置の設計工程において、クロック信号の立ち上がり及び立ち下がりの遅延量を別々に調整することでクロック信号のパルス幅を調整するパルス幅調整回路を含む回路ブロックを配置し（ステップＳ２）、パルス幅を検査し（ステップＳ７，Ｓ８）、パルス幅に異常が検出された場合、パルス幅調整回路によりパルス幅を調整する（ステップＳ９）。 - 特許庁

The number of drive bits is counted for each block indicative of the number of times of driving (S103), and the pulse width is determined at the time of driving with a single pulse with reference to a table based on the count (S104).例文帳に追加

駆動数を示すブロックごとの駆動ビット数をカウントし(Ｓ１０３)、このカウント値に基づいてテーブルを参照しシングルパルスで駆動した場合のそのパルス幅を求める(Ｓ１０４)。 - 特許庁

Using output signals OUT [1] to [n], from each unit delay block DLYBK [1] to [n] an internal pulse signal IPUL with a predetermined pulse width is continuously generated.例文帳に追加

そして、各単位遅延ブロックＤＬＹＢＫ［１］〜［ｎ］からの出力信号ＯＵＴ［１］〜［ｎ］を用いて、所定のパルス幅を備えた内部パルス信号ＩＰＵＬを連続して生成する。 - 特許庁

The pulse generator 1 is composed of a digital pattern generation part 2, a high-speed differential I/O part 3, and a DC block part 4.例文帳に追加

本発明のパルス生成器１は、デジタルパターン生成部２、高速差動Ｉ／Ｏ部３、及びＤＣブロック部４から構成される。 - 特許庁

In the image forming means drive signal generating part 12, a counter is included and the N pulse is calculated from basic block by that counter.例文帳に追加

画像形成手段駆動信号生成部１２は、カウンタを有し、該カウンタにより、前記基本クロックからＮパルスを計数する。 - 特許庁

A switching circuit which selects one of a first write pulse generated based on a signal from a CPU 100 and a second write pulse issued from a sequencer 200 is provided in the processing block.例文帳に追加

ＣＰＵ１００からの信号に基づいて生成される第１の書き込みパルスとシーケンサ２００から発行される第２の書き込みパルスとの何れかを選択する切り替え回路を処理ブロック内に設ける。 - 特許庁

Internal connection of a high-voltage pulse generator is performed with a electric circuit plate block wherein metal plates are integrally molded with a resin, and wiring is performed to surround a core 2 of the pulse transformer for shielding leakage magnetic flux.例文帳に追加

高電圧パルス発生装置の内部結線を、金属板を樹脂で一体成形した電路板ブロック３で行い、パルストランスのコア２を囲むように配線を行うことにより漏れ磁束をシールドする。 - 特許庁

To block well outputting by inner reflection and others of pulse modulated transmission millimeter wave signals toward a receiving system in a millimeter wave transceiver of pulse modulation type.例文帳に追加

パルス変調方式のミリ波送受信器において、パルス変調された送信用のミリ波信号が内部の反射等により受信系に出力されるのを良好に遮断できるようにすること。 - 特許庁