「buffer systems」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Buffer memories 28 and 30 of two systems independent in bus are provided between the hard disk 36 and waveform memory 22, and the waveform data are transferred from the hard disk 36 to those buffer memories alternately.例文帳に追加

ハードディスク３６と波形メモリ２２との間に、バスの独立した２系統のバッファメモリ２８，３０を設け、ハードディスク３６からこれらバッファメモリに波形データを交互に転送する。 - 特許庁

To provide systems and methods for identifying candidates for trapping in a frame buffer by correlating display list object information stored in an object-ID plane with pixel data in the frame buffer.例文帳に追加

オブジェクトＩＤプレーンに保存されるディスプレイリストオブジェクト情報をフレームバッファのピクセルデータと相互に関連付けることによって、フレームバッファのトラッピング対象の候補を特定するシステム及び方法を提供する。 - 特許庁

A power source system and a ground system of the input buffer and the output buffer are formed as different systems in this semiconductor device having a boundary scan loaded thereon, to thereby enable to set a power source voltage and a ground voltage individually.例文帳に追加

バウンダリスキャンを搭載した半導体装置で、入力バッファと出力バッファの電源系およびグランド系を別系統とし、電源電圧、グランド電圧を個々に設定することを可能とした。 - 特許庁

To efficiently utilize resources by improving utilization factor of a buffer in stream data transmission/reception between systems for attaining a media processing function.例文帳に追加

メディア処理機能を実現するシステム間でのストリームデータ送受信において、バッファの使用効率を高めて、リソースを有効利用可能にする。 - 特許庁

To provide a data input/output control circuit absorbing synchronization deviation by a clock speed difference between different systems to keep a buffer use amount stable.例文帳に追加

異なるシステム間のクロック速度差による同期ずれを吸収し、バッファ使用量を安定に保たれるデータ入出力制御回路を提供する。 - 特許庁

When a release switch 54 is turned on in a null photographing mode, picture data obtained through photographing optical systems 14, 15 are stored in a buffer memory 40.例文帳に追加

空撮影モードでは、レリーズスイッチ５４がオン状態になると、撮影光学系１４、１５を介して得られた画像データはバッファメモリ４０に格納される。 - 特許庁

To provide a frame synchronizing circuit and a method that output input data of a plurality of systems by frame synchronization with minimum storage capacity of a buffer memory.例文帳に追加

バッファメモリの記憶容量を最小限で複数の系の入力データをフレーム同期させて出力するフレーム同期回路及び方法を提供する。 - 特許庁

To provide an image display device for displaying a screen with high resolution by reducing the memory capacity, as compared with conventional frame buffer systems.例文帳に追加

メモリ容量を従来のフレームバッファ方式に比較して少なくすることができ、しかも、高解像度の画面表示を行うことができる画像表示装置を提供する。 - 特許庁

The UGA does not require the use of real mode assembly language, direct hardware register, or frame buffer to access to a program, and therefore the UGA provides advantages over conventional systems.例文帳に追加

ＵＧＡは、プログラムにアクセスするためにリアルモードのアセンブリ言語、直接ハードウェアレジスタ、又はフレームバッファを使用する必要はなく、この点で従来のシステムに勝る。 - 特許庁

In the case of starting communication between respective communication end points 110A and 110B of computer systems 100A and 100B, a buffer size reporting part 120A (120B) reports the maximum capacity of a transmission/ reception buffer 112A (112B) to the computer system 100B (100A).例文帳に追加

バッファサイズ通知部１２０Ａ（１２０Ｂ）は、コンピュータ装置１００Ａ，１００Ｂの各通信端点１１０Ａ，１１０Ｂ間において通信を開始する際に、送受信バッファ１１２Ａ（１１２Ｂ）の最大容量をコンピュータ装置１００Ｂ（１００Ａ）に通知する。 - 特許庁

In the analog output module configured to output analog signals of multiple systems from a D/A converting means of multiple systems, a buffer for temporarily storing conversion output data is provided in a former stage of each D/A converting means, and the conversion output data are synchronously loaded to each D/A conversion means via the buffer.例文帳に追加

複数系統のＤ／Ａ変換手段から複数系統のアナログ信号を出力するように構成されたアナログ出力モジュールにおいて、前記各Ｄ／Ａ変換手段の前段に変換出力データを一時的に格納するバッファを設け、前記バッファを介して前記各Ｄ／Ａ変換手段に同時に変換出力データをロードすることを特徴とするもの。 - 特許庁

This semiconductor memory is provided with a write amplifier controlling part 14 and an I/O data buffer/register 22 corresponding to the both data transfer systems of a DDR(double data rate) system and an SDR system as data transferring means.例文帳に追加

ＤＤＲ方式とＳＤＲ方式の双方のデータ転送方式に対応したライトアンプ制御部１４とＩ／Ｏデータバッファ／レジスタ２２とをデータ転送手段として有する。 - 特許庁

Although certain buffers of some visuals on some systems may never require repainting (the depth buffer, for example), it is incorrect to write a program assuming that these buffers will not be damaged.例文帳に追加

一部のシステムでは、一部のビジュアルの特定のバッファ(例えばデプスバッファ)は再描画を全く必要としないことがあるが、このようなバッファの内容が壊れないことを前提としてプログラムを書くことは間違いである。 - XFree86

The number of memories for double speed conversion can be reduced and the circuit scale can be reduced, without needing as many as four systems of memories for double-speed conversion by using the mass image memory 1 and a video processing circuit system, using a buffer memory.例文帳に追加

大容量画像メモリ1とバッファメモリを用いた映像処理回路系とによって、倍速変換用メモリを４系統も必要とせず、倍速変換用メモリの個数削減と、回路規模の縮小を実現することができる。 - 特許庁

The coordinates of each apex of a transparent polygon forming the transparent object are projected and converted on a screen to determine which region the transparent polygon corresponds to in coordinate systems defined in the frame buffer and in the generated background texture.例文帳に追加

一方、透明物体を構成する透明ポリゴンの各頂点の座標をスクリーン上に投影変換し、当該透明ポリゴンがフレームバッファおよび生成した背景テクスチャに定義した座標系におけるどこに対応するかを判定する。 - 特許庁

Also, when accessing the file block, the successive file blocks FB4-FB15 are looked ahead to the buffer cache 604 of a master filing system 605, the number of times of requesting read to the sub-filing systems is reduced and file access is accelerated further.例文帳に追加

また、ファイルブロックアクセス時にマスタファイルシステム６０５のバッファキャッシュ６０４に連続するファイルブロックＦＢ４〜１５を先読みし、サブファイルシステムへの読み出し要求の回数を削減し、ファイルアクセスの更なる高速化を実現する。 - 特許庁

The image forming apparatus includes four systems, each system including: a DMA processing part for obtaining image data; a smoothing processing part for resolution-converting the image data using a line buffer; and a PWM processing part outputting pulse signals to a printing engine.例文帳に追加

画像形成装置は、画像データを取得するＤＭＡ処理部と、ラインバッファーを用いて画像データを解像度変換するスムージング処理部と、印刷エンジンにパルス信号を出力するＰＷＭ処理部とを、それぞれ第１〜第４の４系統備える。 - 特許庁

To provide a stream controller, a stream enciphering/deciphering device, and a stream enciphering/deciphering method such that change in data processing system does not affect buffer control when data transfer between processing blocks which perform data processing, such as ciphering/deciphering processing, for a stream by a plurality of data processing systems differing in amount of data to be processed and processing time, is carried out through a buffer.例文帳に追加

ストリームに対して、暗号化／復号化処理など、処理対象のデータ量、処理期間がそれぞれ異なる複数のデータ処理方式のデータ処理を行う処理ブロック間のデータ転送を、バッファを介して行う際に、データ処理方式の変更がバッファ制御に影響しないストリーム制御装置、ストリーム暗号化／復号化装置、および、ストリーム暗号化／復号化方法を提供する。 - 特許庁

Responsive to a determination that the virtual function is authorized, the requested data are written into the receive buffer of the selected address range in the one or more systems, and responsive to writing the requested data, a notice of completion is issued to the requester.例文帳に追加

仮想機能は許可されているという判定に応答して、１つまたは複数のシステム内の選択されたアドレス範囲の受信バッファに要求されたデータが書き込まれ、要求されたデータの書き込みに応答して、リクエスタに完了通知が発行される。 - 特許庁

The receiving apparatus for communication systems is applicable to communication environments in which a plurality of sub-bands having different frequency bands are sequentially used for communications, and includes a multi-band index generation unit 100, a multi-band frequency generation unit 120, a multiplication unit 130, a correlation reception unit 140, and a buffer unit 160.例文帳に追加

本通信システムの受信装置は、周波数帯域が相異なる複数のサブバンドを順次使用して通信を行なう通信環境にて使用され、マルチバンドインデックス発生部１００と、マルチバンド周波数発生部１２０と、乗算部１３０と、相関受信部１４０と、バッファ部１６０と、を含む 。 - 特許庁

In sequential conversion control, signals of a direct system and an interpolation system are switched alternately and read from a first memory, being a mass image memory storing a plurality of image signals of the direct and interpolation systems to be held in a second memory 3 being a buffer memory (memory for double-speed conversion) for reading.例文帳に追加

順次変換制御にて、複数の直接系，補間系の画像信号を格納している大容量画像メモリである第１のメモリ1から直接系，補間系の信号を交互に切り替えて読み出し、読出し用バッファメモリ（倍速変換用メモリ）である第２のメモリ3に保持する。 - 特許庁

An I/O buffer (interface circuit) 300 provided between a first circuit block (200) comprising a low withstand voltage transistor (LVTr) and a second circuit block (400) which are respectively activated by power sources of separate systems is constituted of a middle withstand voltage transistor (MVTr: transistor having a thicker gate insulation film than that of LVTr).例文帳に追加

別系統電源で動作する、低耐圧トランジスタ（ＬＶＴｒ）で構成される第１の回路ブロック（２００）と第２の回路ブロック（４００）との間に設けられるＩ／Ｏバッファ（インタフェース回路）３００を、中耐圧トランジスタ（ＭＶＴｒ：ゲート絶縁膜の膜厚がＬＶＴｒよりも厚いトランジスタ）で構成する。 - 特許庁

A TTS is supplied from an HDD 10 through a TTS buffer 11 to a PCR detection section 13 and a time stamp rewriting section 12, the TTS having a value of a time stamp added to each TS packet and a value of the PCR of a TS packet containing the PCR being asynchronously recorded based on clock systems different from each other.例文帳に追加

各ＴＳパケットに付加されたタイムスタンプの値と、ＰＣＲを含むＴＳパケットの前記ＰＣＲの値が、互いに異なるクロック系に基づいて非同期に記録されたＴＴＳが、ＨＤＤ１０からＴＴＳバッファ１１を介してＰＣＲ検出部１３及びタイムスタンプ書き換え部１２に供給される。 - 特許庁

To prevent causing damage to authentication history data or file systems which may occur at power supply cutoff when performing writing from SRAM as a temporary buffer of the authentication history data in a management section to a CF memory as a nonvolatile memory in an authentication device where an authentication section performing authentication processes and the management section storing authentication history are integrated.例文帳に追加

認証処理を実行する認証部と、認証履歴を記憶する管理部とが一体となった認証装置において、管理部における認証履歴のデータの一時バッファであるＳＲＡＭから不揮発性メモリであるＣＦメモリへの書込み時において電力の供給が断たれた場合に発生しうる認証履歴データやファイルシステムの破損を防ぐ。 - 特許庁

To provide a methods and systems to display platform graphics during initialization of a computer, including functions to interrupt initialization of an operating system and to update a video frame buffer with platform graphics data when the initialization of the operating system is interrupted, and to merge graphics generated by operating system initialization logic with platform graphics data.例文帳に追加

オペレーティング・システムの初期化に割り込む機能と、オペレーティング・システムの初期化が割り込まれるとビデオ・フレーム・バッファをプラットフォーム・グラフィクス・データで更新する機能と、オペレーティング・システム初期化ロジックによって生成されたグラフィクス、及びプラットフォーム・グラフィクス・データをマージする機能とを含む、コンピュータの初期化中にプラットフォーム・グラフィクスを表示するための方法及びシステム。 - 特許庁