「buffer-layer」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

Or the graphite sheet is jointed to the electrode 5 on the opposite side of the substrate 1 through a buffer layer.例文帳に追加

または、基板１と反対側の電極５上にバッファー層を介してグラファイトシートを接合する。 - 特許庁

A titanium nitride film 12 and a buffer layer 13 are provided on a low resistant substrate 11 comprising silicon carbide.例文帳に追加

炭化珪素から成る低抵抗性基板１１の上に窒化チタン膜１２及びバッファ層１３を設ける。 - 特許庁

NITRIDE PHOTONIC DEVICE OF GROUP III ON SILICON CARBIDE SUBSTRATE HAVING CONDUCTIVE BUFFER INTERMEDIATE LAYER STRUCTURE例文帳に追加

導電性緩衝中間層構造を有する炭化ケイ素基質上の第ＩＩＩ族窒化物フォトニックデバイス - 特許庁

The semiconductor crystal may be obtained by growing a crystal on the single crystal particle without through a buffer layer.例文帳に追加

半導体結晶は単結晶粒子上に低温バッファ層を介さずに結晶成長させても良い。 - 特許庁

Finally, a signal electrode 5 and a grounding electrode 6 are formed on the substrate or a buffer layer 3.例文帳に追加

最後に、基板若しくはバッファ層３上に信号電極５及び接地電極６を形成する。 - 特許庁

Opposite sides of each n^+ type buffer layer 2 of each IGBT serve as virtual electrodes 11a, 11b, 12a and 12b and one virtual electrode 11b in the n^+ type buffer layer 2 of a cell 1 is connected with one virtual electrode 12a in the n^+ type buffer layer 2 of a cell 2 through a resistor 13.例文帳に追加

各ＩＧＢＴの各ｎ^+型バッファ層２の両側を仮想電極１１ａ、１１ｂ、１２ａ、１２ｂとし、セル１のｎ^+型バッファ層２に備えられた一方の仮想電極１１ｂとセル２のｎ^+型バッファ層２に備えられた一方の仮想電極１２ａとが抵抗１３を介して接続された構成とする。 - 特許庁

The buffer layer 104 consists of a first buffer layer 104a arranged at an electrolyte 101 side, and a second buffer layer 104b arranged at an air electrode 103 side, of which, the latter 104b is structured of a mixture of cerium oxide with Pr added and at least either cobalt oxide or copper oxide.例文帳に追加

バッファ層１０４は、電解質１０１の側に配置された第１バッファ層１０４ａと、空気極の側に配置された第２バッファ層１０４ｂとを備え、第２バッファ層１０４ａが、Ｐｒが添加されたセリウム酸化物とコバルト酸化物および銅酸化物の少なくとも１つとの混合体より構成されている。 - 特許庁

To improve the yield and characteristics of a light emitting diode manufactured by a method using a high-temperature buffer layer.例文帳に追加

高温バッファ層を用いた方法で製造した発光ダイオードの収率、特性を向上させる。 - 特許庁

In a semiconductor laser element 100, a buffer layer 2, an undoped GaN layer 3, an n-type GaN layer 4, an n-type crack preventive layer 5, an n-type AlGaN first clad layer 6, an MQW light emitting layer 7, a p-type AlGaN second clad layer 8, and a p-type contact layer 9 are formed sequentially on a sapphire substrate 1.例文帳に追加

半導体レーザ素子１００は、サファイア基板１上に、バッファ層２、アンドープのＧａＮ層３、ｎ−ＧａＮ層４、ｎ−クラック防止層５、ｎ−ＡｌＧａＮからなる第１クラッド層６、ＭＱＷ発光層７、ｐ−ＡｌＧａＮからなる第２クラッド層８、ｐ−コンタクト層９が順に形成されてなる。 - 特許庁

An n-type buffer layer 102, n-type first clad layer 103, MQW active layer 104, p-type second clad layer 105, p-type etch stop layer 106 of energy band gap smaller than that of this second clad layer 105, p-type third clad layer 107 comprising the ridge part, and p-type protection layer 108 are provided on a GaAs substrate 101.例文帳に追加

ＧａＡｓ基板１０１上に、ｎ型バッファ層１０２、ｎ型第１クラッド層１０３、ＭＱＷ活性層１０４、ｐ型第２クラッド層１０５、この第２クラッド層１０５よりもエネルギーバンドギャップの小さいｐ型エッチング停止層１０６、リッジ部を構成するｐ型第３クラッド層１０７、ｐ型保護層１０８を備える。 - 特許庁

Buffer layers 101 and 102, a first lower clad layer 103 and a second lower clad layer 104, an active layer 105, a first upper clad layer 106, an etching stop layer 107, a second upper clad layer 108, an intermediate band gap layer 109, and a cap layer 110 are laminated in this sequence on a semiconductor substrate 100.例文帳に追加

半導体基板１００の上にバッファ層１０１、バッファ層１０２、第１下側クラッド層１０３、第２下側クラッド層１０４、活性層１０５、第１上側クラッド層１０６、エッチングストップ層１０７、第２上側クラッド層１０８、中間バンドギャップ層１０９、キャップ層１１０がこの順で積層してある。 - 特許庁

The coated conductor includes the metal substrate 1 and the layer structure including at least one buffer layer; the high-temperature superconductor layer deposited on the topmost buffer layer 2; and the metal protective layer deposited on the high-temperature superconductor layer as an option, wherein at least one conductive path electrically connecting the high-temperature superconductor layer to the metal substrate is provided in the layer structure.例文帳に追加

金属基板１と、少なくとも一つのバッファ層、最上部のバッファ層２上に堆積された高温超伝導体層、及びオプションとして該高温超伝導体層上に堆積された金属保護層からなる層構造と、を含む被覆導体であって、該層構造内に、該層構造の高温超伝導体層を該金属基板に電気的に接続する少なくとも一つの導電性経路が備わる被覆導体。 - 特許庁

The piezoelectric element 100 includes a substrate 10, a first conductive layer 20 provided on the substrate 10, the piezoelectric layer 30 covering an upper part and a side part of the first conductive layer 20, the buffer layer 40 provided on an upper surface 32 of the piezoelectric layer 30 and provided along an edge of the upper surface 32, and the second conductive layer 50 for covering at least the buffer layer 40 and the piezoelectric layer 30.例文帳に追加

本発明にかかる圧電素子１００は、基板１０と、基板１０の上方に設けられた第１導電層２０と、第１導電層２０の上方および側方を覆う圧電体層３０と、圧電体層３０の上面３２に設けられ、上面３２の端に沿って設けられた緩和層４０と、少なくとも緩和層４０、および圧電体層３０を覆う第２導電層５０と、を含む。 - 特許庁

The surface acoustic wave element is provided with a silicon substrate 1, a buffer layer 3 formed by epitaxial growth of at least one layer of oxide containing a metal on the silicon substrate 1, a piezoelectric layer 4 consisting of potassium niobate and formed on the buffer layer 3, a silicon oxide layer 5 formed on the piezoelectric layer 4, and an electrode layer 6 formed on the silicon oxide layer 5.例文帳に追加

本発明の表面弾性波素子は、シリコン基板１と、該シリコン基板１上に、金属を含む酸化物を少なくとも一層以上エピタキシャル成長させて形成されたバッファ層３と、該バッファ層３上に形成されたニオブ酸カリウムからなる圧電体層４と、該圧電体層４上に形成された酸化シリコン層５と、該酸化シリコン層５上に形成された電極層６とを備えた構成とされている。 - 特許庁

The semiconductor photodetector is provided with an InP substrate 11, an In_xGa_1-xAs buffer layer 12 (0≤x≤1) and a light-receiving layer 13 which is positioned on the In_xGa_1-xAs buffer layer 12 and contains nitrogen.例文帳に追加

ＩｎＰ基板１１と、ＩｎＰ基板上に位置するＩｎ_ｘＧａ_１−ｘＡｓバッファ層１２（０≦ｘ≦１）と、Ｉｎ_ｘＧａ_１−ｘＡｓバッファ層１２上に位置する、窒素を含む化合物半導体の受光層１３とを備えることを特徴とする。 - 特許庁

A barrier region 13 is disposed in an area below the gate region 17 in a boundary region of the channel layer 12 and the buffer layer 11, and contains p-type impurities at a higher concentration than the concentration of the p-type impurities in the buffer layer 11.例文帳に追加

バリア領域１３は、チャネル層１２とバッファ層１１との境界領域において、ゲート領域１７の下に位置する領域に配置され、バッファ層１１におけるｐ型不純物の濃度より高い濃度のｐ型不純物を含む。 - 特許庁

In this resin bond wire saw 1, a buffer layer 3 made of only resin is provided in the periphery of a core wire 2 made of a piano wire, or the like, and an abrasive grain layer 6 in which the abrasive grains 4 are coupled by a coupling material 5 is formed on the outer periphery of the buffer layer 3.例文帳に追加

レジンボンドワイヤソー１は、ピアノ線等からなる芯線２の周囲に、樹脂のみからなる緩衝層３が設けられ、この緩衝層３の外周に砥粒４を結合材５で結合した砥粒層６が形成されている。 - 特許庁

The dielectric buffer layer is adhered on the metal film or the strip metal, the metal film or strip metal and buffer layer are clamped between two layers of dielectric, and the surface of the upper layer of the dielectric is arranged with a hole which is taken as a measuring groove.例文帳に追加

誘電体バッファ層は金属薄膜またはストリップ状金属の上に付着され、金属薄膜またはストリップ状金属とバッファ層は二層の誘電体の間に挟まれ、また、誘電体の上層表面に穴を開けて測定溝とする。 - 特許庁

After a buffer layer made of amorphous or polycrystalline boron phosphite system semiconductor is formed on a semiconductor substrate, a {110}-boron phosphite system semiconductor crystal layer is formed within a temperature range of 750°C-1200°C on the buffer layer.例文帳に追加

単結晶基板上に、非晶質または多結晶のリン化硼素系半導体からなる緩衝層を形成した後、該緩衝層上に、７５０℃以上１２００℃以下の温度範囲で、｛１１０｝−リン化硼素系半導体結晶層を形成する。 - 特許庁

In the compound semiconductor 1 where the buffer layer 3 and the compound semiconductor layer 4 are formed on the substrate 2, crystal defect is reduced by selecting lattice mismatching of the buffer layer 3 to the substrate 2 and its change rate.例文帳に追加

基体２上に、バッファ層３と化合物半導体層４とが形成された化合物半導体１において、バッファ層３の基体２に対する格子不整合性とその変化率を選定することによって、結晶欠陥の低減が可能とされる。 - 特許庁

After the insulating layer 18 and the gate electrode 20 are formed on the buffer layer 22 (c), (d), by carrying out firing, a minute pore 18a and a pore 20a which became a passage when the buffer layer 22 is dispersed are formed communicating each other (e).例文帳に追加

バッファ層２２の上に、絶縁層１８およびゲート電極２０を形成した後（図６（ｃ）、（ｄ））、焼成することで、バッファ層２２が逸散する際の通路となった微細な孔部１８ａおよび孔部２０ａが連通して形成される（図６（ｅ））。 - 特許庁

First and second buffer layers 4 and 8 each having a thickness of 50-100 nm are inserted into an interface between an intermediate transparent electrode layer 6 and a first photoelectric conversion layer (silicon layer) 3 and into an interface between a back transparent electrode layer 10 and a second photoelectric conversion layer (silicon layer) 7, respectively.例文帳に追加

中間透明電極層６と第１光電変換層（シリコン層）３との界面に及び裏面透明電極層１０と第２光電変換層（シリコン層）７との界面に、夫々、厚さ５０〜１００ｎｍの第１及び第２バッファ層４，８を挿入する。 - 特許庁

In the semiconductor device 70, a P-base layer 4, a P^+-contact layer 5, and an N^+-source layer 6 are formed on a surface region of an N^- high-resistance layer 3 on an N^+-buffer layer 2, and a gate insulating film 7 and a gate electrode 8 are formed in a laminated manner on the N^- high-resistance layer 3.例文帳に追加

半導体装置７０では、Ｎ^＋バッファ層２上のＮ^−高抵抗層３の表面領域にＰベース層４、Ｐ^＋コンタクト層５、Ｎ^＋ソース層６を形成し、Ｎ^−高抵抗層３上にゲート絶縁膜７及びゲート電極８を積層形成する。 - 特許庁

The organic thin film semiconductor transistor comprises a substrate, a gate electrode, a gate insulating layer, an organic semiconductor active layer, a source-drain electrode, and a protective layer, and further, a buffer layer installed between the above-mentioned organic semiconductor active layer and the above-mentioned protective layer.例文帳に追加

基板、ゲート電極、ゲート絶縁層、有機半導体活性層、ソース−ドレイン電極、および保護層を含み、前記有機半導体活性層と前記保護層との間に緩衝層が介設されていることを特徴とする有機薄膜半導体トランジスター。 - 特許庁

In this manufacturing method, an undoped GaN buffer layer 3, an n-type GaN layer 3 and a p-type GaN layer 4 are formed in sequence on a saphire substrate 1, and a part between the p-type GaN layer 4 and the n-type GaN layer 3 is removed to expose the n-type GaN layer 3.例文帳に追加

サファイア基板１上にアンドープのＧａＮバッファ層２、ｎ型ＧａＮ層３およびｐ型ＧａＮ層４を順に形成し、ｐ型ＧａＮ層４からｎ型ＧａＮ層３までの一部領域を除去し、ｎ型ＧａＮ層３を露出させる。 - 特許庁

In the manufacturing method of a semiconductor laser, there are formed by an MOCVD method successively on an n-type substrate 101 an n-type buffer layer 102, an n-type clad layer 103, an active layer 104, a first p-type clad layer 105, a p-type etching stop layer 106, and a second p-type clad layer 107.例文帳に追加

ｎ型基板１０１上に、ＭＯＣＶＤ法により、ｎ型バッファ層１０２、ｎ型クラッド層１０３、活性層１０４、ｐ型第１クラッド層１０５、ｐ型エッチングストップ層１０６、およびｐ型第２クラッド層１０７を、順次形成する。 - 特許庁

The carrier movement path between the source electrode and the drain electrode includes a first path in which carriers move through the channel layer, the buffer layer, the first contact layer and the second contact layer and a second path in which the carriers move through the channel layer and the second contact layer.例文帳に追加

ソース電極とドレイン電極との間におけるキャリアの移動経路は、チャネル層、バッファ層、第１コンタクト層及び第２コンタクト層を経由してキャリアが移動する第１経路と、チャネル層及び第２コンタクト層を経由してキャリアが移動する第２経路とを含む。 - 特許庁

A semiconductor laser device 50 is equipped with a laminated structure composed of an N-type buffer layer 52, an N-type clad layer 53, an active layer 54, a P-type clad layer 55, a P-type intermediate layer 56, and a P-type cap layer 57 which are successively and epitaxially grown on an N-type substrate 51.例文帳に追加

本半導体レーザ素子５０は、ｎ型基板５１上に、順次、エピタキシャル成長させた、ｎ型バッファ層５２、ｎ型クラッド層５３、活性層５４、ｐ型クラッド層５５、ｐ型中間層５６、及びｐ型ｓキャップ層５７の積層構造を備える。 - 特許庁

A GaN buffer layer 12, an n-Al_xGa_1-xN layer 13, an n-Al_yGa_1-y layer 14, an In_z-Ga_1-zN layer 15, a p-Al_yGa_1-yN layer 16, and a p-GaN layer 17 are layered on a sapphire substrate 11 in this order.例文帳に追加

サファイア基板１１上に、ＧａＮバッファ層１２、ｎ−Ａｌ_ｘＧａ_１−ｘＮ層１３、ｎ−Ａｌ_ｙＧａ_１−ｙＮ層１４、Ｉｎ_ｚＧａ_１−ｚＮ層１５、ｐ−Ａｌ_ｙＧａ_１−ｙＮ層１６およびｐ−ＧａＮ層１７をこの順に積層する。 - 特許庁

A fuel battery cell 1 includes: a fuel electrode 11; an air electrode 14; an electrolyte layer 15 between the furl electrode and the air electrode; a barrier layer 13 between the electrolyte layer and the air electrode 14; and a buffer layer 16 between the barrier layer 13 and the electrolyte layer 15.例文帳に追加

燃料電池セル１は、燃料極１１、空気極１４、燃料極と空気極との間の電解質層１５、電解質層と空気極１４との間のバリア層１３、及びバリア層１３と電解質層１５との間の緩衝層１６を備える。 - 特許庁

A buffer layer 12, a first electron supply layer 13, a channel layer 14, a second electron supply layer 15, a diffusion layer 16, and a cap layer 17 are laminated in order on a substrate 11 consisting of a semi-insulation single crystal GaAs to form a semiconductor lamination part 10.例文帳に追加

半絶縁性単結晶ＧａＡｓよりなる基板１１上に、バッファ層１２、第１電子供給層１３、チャネル層１４、第２電子供給層１５、拡散層１６、キャップ層１７が順次積層されて半導体積層部１０が形成される。 - 特許庁

Second SiN buffers 15 are dispersedly formed on the low-temperature GaN buffer layer 14, on which a high-temperature GaN semiconductor layer 16 is grown.例文帳に追加

低温ＧａＮバッファ層１４上に離散的に第２のＳｉＮバッファ体１５を形成し、高温ＧａＮ半導体層１６を成長させる。 - 特許庁

The buffer layer 13 may be composed of AlGaAs having a smaller composition of Al than that of the AlGaAs layer 14.例文帳に追加

緩衝層１３はＡｌＧａＡｓ層１４のＡｌの組成よりも小さいＡｌの組成を持つＡｌＧａＡｓから形成されていてもよい。 - 特許庁

Second SiN buffers 15 are dispersedly formed on the lowtemperature GaN buffer layer 14, and a high-temperature GaN semiconductor layer 16 is grown thereon.例文帳に追加

低温ＧａＮバッファ層１４上に離散的に第２のＳｉＮバッファ体１５を形成し、高温ＧａＮ半導体層１６を成長させる。 - 特許庁

A buffer layer 4 of two kinds or more of materials which are different in an etching speed in a prescribed etching condition is formed on the emitter layer 3.例文帳に追加

エミッタ層３上に所定のエッチング条件におけるエッチング速度が異なる２種類以上の物質の緩衝層４を形成する。 - 特許庁

Here, the ZnO semiconductor layer 3 is formed in such a manner that the oxygen gas flow rate in a sputter gas is smaller than that during the formation of the ZnO buffer layer 2.例文帳に追加

ＺｎＯバッファ層２の形成時よりもスパッタガス中の酸素ガス流量が少ない条件でＺｎＯ半導体層３を形成する。 - 特許庁

A buffer layer 21 and a plastic film 23 are jointed with an adhesive layer 8 having no adhesiveness at room temperature to form the insulation sheet 13.例文帳に追加

緩衝層２１と樹脂フィルム２３とを、常温では接着性を有しない接着剤層８で貼付し、絶縁シート１３を製造する。 - 特許庁

The thickness of the buffer layer 102 is formed into nearly 250 nm and that of the superconductor layer is formed into nearly 100 to 120 nm.例文帳に追加

緩衝層１０２は、膜厚２５０ｎｍ程度に形成され、超伝導体層１０３は、膜厚１００〜１２０ｎｍ程度に形成されている。 - 特許庁

The buffer layer 3 is constituted of the group I-III_2-VI_4 compound, and hence crystallinity of the absorption layer can be improved.例文帳に追加

バッファ層３をＩＩ−ＩＩＩ_2−ＶＩ_4族化合物で構成することにより、光吸収層の結晶性を向上させることができる。 - 特許庁

To form a ZnO buffer layer of good c-axis orientation on a substrate, over which a semiconductor layer comprising a good GaN is grown.例文帳に追加

基板の上にｃ軸配向性の良好なＺｎＯバッファ層を形成し、その上に良好なＧａＮを含む半導体層を成長させる。 - 特許庁

The substrate 10 is provided with a seed crystal layer 13 laminated on one surface of a growing substrate 11 via a buffer layer 12.例文帳に追加

窒化物半導体基板１０は、成長基板１１の一面側にバッファ層１２を介して積層された種結晶層１３を備えている。 - 特許庁

In hydrogen atmosphere of 1,000°C, a GaN layer 106 is grown by 2 μm on the buffer layer by organic vapor phase epitaxy.例文帳に追加

この緩衝層上に有機金属気相成長法により、１０００℃の水素雰囲気において、ＧａＮ層１０６を２μｍ成長する。 - 特許庁

The multiple stages of the substrate 11 are taken over to the buffer layer 12, the n-type semiconductor region 13, the active layer 14, and the p-type semiconductor region 15.例文帳に追加

基板１１の多段ステップをバッファ層１２、ｎ形半導体領域１３、活性層１４、ｐ形半導体領域１５に引き継がせる。 - 特許庁

To provide a means for easily forming a porous buffer layer when manufacturing an epitaxial wafer, and inexpensively forming a semiconductor crystal epitaxial layer.例文帳に追加

エピタキシャルウェーハを製造する際に、多孔質バッファ層を容易に形成し、安価に半導体エピタキシャル層を形成しうる手段を提供する。 - 特許庁

To manufacture a semiconductor substrate, where a single crystal semiconductor layer is fixed onto a support substrate having low heat resistance, such as a glass substrate, via a buffer layer.例文帳に追加

ガラス基板などの耐熱性の低い支持基板にバッファ層を介して単結晶半導体層が固定された半導体基板を作製する。 - 特許庁