「bus controller」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The bus structure for the mobile communication terminal comprises the controller which carries out total control operation, the first and second elements which are connected to the common bus, and the bus switch which is positioned between the first and second elements for disconnecting the bus of the second element from the common bus in response to control due to the controller when the first element uses the common bus.例文帳に追加

移動通信端末機のバス構造は、全般的な制御動作を遂行する制御部と、共通バスに連結された第１及び第２素子と、それら第１及び第２素子間に位置し、前記第１素子が共通バスを使用する時、前記制御部の制御によって第２素子のバスを共通バスから分離させるバススイッチと、から構成される。 - 特許庁

The synchronizing instruction in the local buffer 72 is outputted to a local bus 200 next to the instruction A, an internal flag 831 of a buffer control circuit 83 of the bus controller 8 is set and the synchronizing instruction and instruction B in the bus controller 8 are outputted to the local bus 200.例文帳に追加

ローカルバッファ７２内の同期命令は、命令Ａの次にローカルバス２００に出力され、バス制御装置８のバッファ制御回路８３の内部フラグ８３１がセットされ、バス制御装置８内の同期命令、命令Ｂがローカルバス２００に出力される。 - 特許庁

The three-forked connection control means 103 is provided with a bus/memory connection controller to which the address buses and control buses of the processor bus 111, the memory bus 112, and the system bus 113 are connected for transferring the addresses and control signals to one another, and for generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段103は、プロセッサバス111、メモリバス112、システムバス113のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁

The means 103 connected to respective address buses and control buses of the processor bus 111, the memory bus 112 and the system bus 113 has a bus/memory connection controller 401 for mutually transferring address and control signals and generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段(103)は、プロセッサバス(111)、メモリバス(112)、システムバス(113)のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号(420)を発生するバス・メモリ接続コントローラ(401)を有する。 - 特許庁

CONTROLLER EQUIPMENT TO BE CONNECTED WITH IEEE 1394 SERIAL BUS, AND NETWORK SYSTEM USING THE SAME例文帳に追加

ＩＥＥＥ１３９４シリアルバスに接続されるコントローラ機器とそれを用いたネットワークシステム - 特許庁

PCI BUS CONTROLLER, AND IMAGE COMMUNICATION DEVICE AND DIGITAL COPIER HAVING THE SAME例文帳に追加

ＰＣＩバス制御装置およびこれを備えた画像通信装置ならびにデジタル複写機 - 特許庁

A memory controller 900 includes a register for setting the final address of access from a bus master.例文帳に追加

メモリコントローラ９００は、バスマスタからのアクセスの最終アドレスを設定するレジスタを備える。 - 特許庁

To provide a data communication controller allowing proper adjustment of operation timing of a bus.例文帳に追加

バスの動作タイミングを適切に調整することができるデータ通信制御装置の提供。 - 特許庁

DIRECT MEMORY ACCESS DEVICE, BUS ARBITRATION CONTROLLER, AND CONTROL METHOD FOR THE SAME例文帳に追加

ダイレクトメモリアクセス装置およびバスアービトレーション制御装置、ならびにそれらの制御方法 - 特許庁

The CPU of the main electronic device is connected to a host controller by a first system bus.例文帳に追加

主電子装置のＣＰＵは、第１のシステムバスによってホストコントローラに接続される。 - 特許庁

A RAM controller 105 is a device for selecting the bus of a core in access state.例文帳に追加

ＲＡＭ制御装置１０５はアクセス状態にあるコアのバスを選択する装置である。 - 特許庁

In the common processing part 2, a serial bus master controller 21 performs control including hot swapping.例文帳に追加

共通処理部２では、シリアルバスマスタコントローラ２１が、活線挿抜を含む制御を行う。 - 特許庁

METHOD AND SYSTEM FOR CONTROLLING VOLTAGE ON DC BUS OF SPEED CONTROLLER FOR AC MOTOR例文帳に追加

交流電動機用速度制御機の直流バス上の電圧管理方法およびシステム - 特許庁

CONTROLLER HAVING MAIN MICROPROCESSOR AND PROCESSOR INTERFACE TO BUS TRANSMITTING/RECEIVING UNIT例文帳に追加

メインマイクロプロセッサと、バス送受信ユニットに対するプロセッサインタフェースとを有する制御装置 - 特許庁

The memory system includes a memory controller, a plurality of memory devices, a memory bus and a memory hub device.例文帳に追加

メモリ・システムは、メモリ・コントローラ、複数のメモリ・デバイス、メモリ・バス、およびメモリ・ハブ・デバイスを含む。 - 特許庁

The interruption factor holding device 30 is installed in a communication IF 24 such as a bus controller.例文帳に追加

割込み要因保持装置３０は、バス・コントローラ等の通信ＩＦ２４に設けられている。 - 特許庁

This data transfer controller avoids, by switching of function of bus master side, deadlock occurring when there are requests of the right of use of a bus 12 simultaneously under the state that a plurality of bus masters are connected to the bus 12.例文帳に追加

複数のバスマスタがバス１２に接続されている状態で、同時にこのバス１２の使用権の要求があった場合に発生するデッドロックを、バスマスタ側の機能の切替によって回避するようにした。 - 特許庁

The three-forked connection controlling means 103 has a bus-memory connection controller that is connected with each address bus and control bus, mutually transfers an address and a control signal, and generates a data bus control signal.例文帳に追加

この三叉路接続コントロール手段103は、それぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁

A DMA controller part 910 disconnects the CPU bus from the local bus by the bus switch 930 and performs DMA transfer from an SRAM 982b to a device in an image processing part 20 on the local bus in a burst mode.例文帳に追加

ＤＭＡコントローラ部９１０は、バススイッチ９３０によりＣＰＵバスとローカルバスとを切り離して、ローカルバス上で、ＳＲＡＭ９８２ｂから画像処理部２０内のデバイスにバーストモードにてＤＭＡ転送を行なう。 - 特許庁

To provide a memory controller for greatly reducing a waiting time for a bus request when a plurality of bus masters gain writing access to a common memory.例文帳に追加

複数のバスマスタが共有メモリにライトアクセスする際に、バスリクエストの待ち時間を格段に短縮するメモリコントローラを実現する。 - 特許庁

When a processor 51 sends access information to a bus 41, a memory control unit 12 of the bus controller 1 acquires the access information.例文帳に追加

プロセッサ５１がアクセス情報をバス４１に送出すると、バス制御装置１のメモリ制御部１２は、このアクセス情報を取得する。 - 特許庁

An internal bus access by the CPU 2 and an external access by the device 4 are collectively controlled by an external bus controller 121.例文帳に追加

ＣＰＵによる外部バスアクセスと第１のデータ転送装置による外部アクセスを、外部バスコントローラ（１２１）によって一括して制御する。 - 特許庁

Thereby, accordingly the periodically measured bus load, a bus occupancy time by the DMA controller can be dynamically changed.例文帳に追加

これによれば、定期的に計測されたバス負荷に従ってＤＭＡ制御装置によるバス占有時間を動的に変更することができる。 - 特許庁

A data processor 1 has a bus controller 6 for performing control for external bus access in response to the request of a central processing unit(CPU) 3.例文帳に追加

データプロセッサ（１）は、中央処理装置（３）の要求に応答して外部バスアクセスのための制御を行うバスコントローラ（６）を有する。 - 特許庁

To obtain a connection controller that dynamically connects an ATM network and a serial bus such as an IEEE1394 bus.例文帳に追加

ＡＴＭネットワークとＩＥＥＥ１３９４バス等のシリアルバスとを動的に接続することのできるコネクション制御装置を実現すること。 - 特許庁

The sub controller 20 controls the bus use of by the IP core 30 according to the schedule under control of the main controller 10.例文帳に追加

副制御部２０は、主制御部１０の制御下で、このスケジュールにしたがって、ＩＰコア３０によるバスの使用を制御する。 - 特許庁

A printer is connected similarly, and the scanner controller 4302 and a printer controller 4303 are connected directly through a CP bus.例文帳に追加

プリンタも同様であり、さらに、スキャナコントローラ４３０２とプリンタコントローラ４３０３とはＣＰバスにより直接接続されている。 - 特許庁

In this semiconductor data processor, a semiconductor chip is provided with a central processing unit 3, an interface controller 15 and a bus controller 9.例文帳に追加

半導体データ処理装置は、半導体チップに、中央処理装置（３）と、インタフェースコントローラ（１５）と、バスコントローラ（９）とを有する。 - 特許庁

An I/O hub 20 has built therein an S-ATA controller 200 for controlling a first serial ATA bus 200a and a second serial ATA bus 200b, and a P-ATA controller 201 for controlling a parallel ATA bus 201a.例文帳に追加

Ｉ／Ｏハブ２０には第１のシリアルＡＴＡバス２００ａおよび第２のシリアルＡＴＡバス２００ｂを制御するＳ−ＡＴＡコントローラ２００、パラレルＡＴＡバス２０１ａを制御するＰ−ＡＴＡコントローラ２０１が内蔵される。 - 特許庁

The memory controller core part 1300 is provided with a controller internal system bus 1310 for a system bus interface that should correspond to the optional number of memory interfaces as well as a command control part 1320.例文帳に追加

また、メモリコントローラコア部１３００には、コマンド制御部１３２０の他に、任意の個数のメモリインターフェースに対応すべくシステムバスインターフェース用のコントローラ内部システムバス１３１０を設ける。 - 特許庁

A single data bus to a memory device can be split up into a number of data bus portions, each of which is managed by a different respective controller chip of multiple controller chips.例文帳に追加

記憶装置への単一のデータ・バスは、複数のデータ・バス部分に分割されることができ、その各々は、複数のコントローラ・チップの異なる各々のコントローラ・チップによって管理される。 - 特許庁

A data transfer controller contains a PATAI/F10 connected to a PATA bus, an SATAI/F50 connected to an SATA bus and a sequence controller 30 conducting a transfer sequence control.例文帳に追加

データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０を含む。 - 特許庁

An event in which determination of a bus state, determination of bus speed and transmission/reception of data in a USB device controller and a USB host controller comprised of actual hardware are abstracted is generated.例文帳に追加

実際のハードウェアから成るＵＳＢデバイス・コントローラ及びＵＳＢホスト・コントローラでの、バス状態の決定、バス速度の決定、及びデータの送受信を抽象化したイベントを生成する。 - 特許庁

In this data processing system, a bus arbitration circuit arbitrating a bus occupancy right between the CPU and the DMA controller in access to a memory periodically measures a bus load by the access to the memory from the CPU, and transmits bus load information to the DMA controller.例文帳に追加

メモリへのアクセスにおいてＣＰＵ又はＤＭＡ制御装置の間でバス占有権を調停するバス調停回路は、前記ＣＰＵからの前記メモリに対するアクセスによるバス負荷を定期的に計測してそのバス負荷情報を前記ＤＭＡ制御装置へ送信する。 - 特許庁

The issuance system 100 has a bus 130, a memory controller, bus interface units 116, 118, 120 and a BIU means is connected between the bus means and the DMAC means.例文帳に追加

この発行システム１００は、バス１３０と、メモリコントローラ１２２と、バスインターフェースユニット１１６，１１８，１２０を有し、ＢＩＵ段は、前記バス手段と前記ＤＭＡＣ手段との間に接続される。 - 特許庁

An instruction A, a synchronizing instruction and an instruction C outputted from an arithmetic unit 1 to a local bus 100 are stored in a system buffer 51 of a bus controller 5 and transferred to a system bus 300.例文帳に追加

演算装置１からローカルバス１００に出された命令Ａ、同期命令、命令Ｃが、バス制御装置５のシステムバッファ５１に格納され、システムバス３００に転送される。 - 特許庁

After the stop of the interruption request, the DMA controller part 910 disconnects the CPU bus from the local bus by the bus switch 930 and automatically restarts the DMA transfer from the interrupted position.例文帳に追加

ＤＭＡコントローラ部９１０は、割込要求停止後に、バススイッチ９３０によりＣＰＵバスとローカルバスとを切り離し、中断していた所からＤＭＡ転送を自動的に再開する。 - 特許庁

To provide a bus system allowing a bus master to know completion of writing though using a memory controller not having a function notifying the bus master about the completion of the writing of data into a memory.例文帳に追加

メモリへのデータの書き込み完了をバスマスタに通知する機能を有しないメモリコントローラを使用しながら、書き込みが完了したことをバスマスタが知り得るバスシステムを提供する。 - 特許庁

The controller has a first address bus for receiving a RAM address signal, a first data bus for receiving a RAM data signal, and a first control bus for receiving a RAM control signal.例文帳に追加

コントローラは、ＲＡＭアドレス信号を受信する第１のアドレスバスと、ＲＡＭデータ信号を受信する第１のデータバスと、ＲＡＭ制御信号を受信する第１のコントロールバスとを有する。 - 特許庁

Each function module 200 has a bus interface 400 therein, and coupling of the bus interface 400 to the bus controller 300 enables signal transmission and reception to/from another function module.例文帳に追加

各機能モジュール２００は内部にバスインターフェース４００を具備し、バスコントローラ３００とバスインターフェース４００が結合する事により、他の機能モジュールと信号の送受信が可能となる。 - 特許庁

To achieve synchronous serial bus connection by providing a logic circuit part between a host side parallel bus interface and a device side serial bus interface, and omitting a controller interposed between those interfaces.例文帳に追加

ホスト側パラレルバスインターフェースとデバイス側シリアルバスインターフェースの間に論理回路部を設け、両者間に介在されるコントローラを省略して同期式シリアルバス接続を実現すること。 - 特許庁

When accessing the peripheral module 51 from the CPU 41, the bus bridge controller 1 retains data of the peripheral bus 50 at the timing according to the above timing signal, and transfers the retained data to the CPU bus 40.例文帳に追加

ＣＰＵ４１から周辺モジュール５１へのアクセスで、バスブリッジ制御部１は、前記タイミング信号に従ったタイミングで周辺バス５０のデータを保持して、ＣＰＵバス４０に転送する。 - 特許庁

This SCSI bus controller is provided with a plurality of SCSI bus interfaces, a SCSI controller connected to the plurality of SCSI bus interfaces and a processor for controlling the operation of the relevant controller and a diagnostic operation control means for virtually transferring data between the SCSI bus controllers connected to the relevant connected SCSI bus interfaces by mutually connecting at least two SCSI bus interfaces among the plurality of SCSI bus interfaces.例文帳に追加

本発明のＳＣＳＩバス制御装置は、複数のＳＣＳＩバスインターフェースと、前記複数のＳＣＳＩバスインターフェースに接続したＳＣＳＩコントローラと、当該コントローラの動作を制御するプロセッサとを具え、前記複数のＳＣＳＩバスインターフェースのうちの少なくとも二つのＳＣＳＩバスインターフェースを互いに接続して、当該接続したＳＣＳＩバスインターフェースに接続されている前記ＳＣＳＩコントローラ間で仮想的にデータ転送を行う診断動作制御手段を設けた。 - 特許庁

The device control system is equipped with a controller (A) 100, a controller (B) 101, and a controller (C) 102 between a host bus 2 and respective devices (A) 3, (B) 4, and (C) 5 respectively.例文帳に追加

デバイス制御システムは、ホストバス２と各デバイス（Ａ）３，デバイス（Ｂ）４及びデバイス（Ｃ）５との間に、コントローラ（Ａ）１００，コントローラ（Ｂ）１０１，コントローラ（Ｃ）１０２を備える。 - 特許庁

The memory controller receives a memory output signal outputted by the memory chip through the common bus and converts the received signal to a controller input signal which can be received by the controller.例文帳に追加

メモリコントローラは、メモリチップが出力するメモリ出力信号を共通バスを介して受け、受けた信号をコントローラが受信可能なコントローラ入力信号に変換する。 - 特許庁