「bus controller」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The host controller receives and transmits signals from the P signal lines of the first system bus and signals from the Q signal lines of the MFHS bus.例文帳に追加

ホストコントローラは、第１のシステムバスのＰ本の信号ラインからの信号及びＭＦＨＳバスのＱ本信号ラインからの信号を受け渡す。 - 特許庁

A micro controller CNT in the system MSYS, for example, can use the bus during the data transfer, since the bus is not used in the data transfer.例文帳に追加

データ転送によりバスが使用されないため、例えば、システムＭＳＹＳ内のマイクロコントローラＣＮＴは、データ転送中にもバスを使用できる。 - 特許庁

A bus switching section 7 switches buses in such a manner that the frame buffer 4 and the LCD controller 5 are directly connected via the bus B1 dedicated for low speed.例文帳に追加

バス切り替え部７は、フレームバッファ４とＬＣＤコントローラ５とが低速専用バスＢｌを介して直接接続されるように切り替える。 - 特許庁

To provide a DMA(direct memory access) transfer controller which can improve the performance of the whole system by decreasing the occupancy ratio of a system bus and an I/O bus.例文帳に追加

システムバスやＩ／Ｏバスの占有率を縮小し、システム全体の性能を向上可能なＤＭＡ転送制御装置を提供する。 - 特許庁

This combine as the implement is equipped with each of controllers of a display controller 110, a column controller 130, an engine controller 150, a traveling controller 170 and threshing controller 190, and a CAN transmission bus 100 for connecting them with each other.例文帳に追加

作業機であるコンバインは、表示コントローラ１１０、コラムコントローラ１３０、エンジンコントローラ１５０、走行コントローラ１７０、脱穀コントローラ１９０の各コントローラと、これらを相互に接続するＣＡＮ通信バス１００とを備えている。 - 特許庁

To improve the use efficiency of a bus between an input/output controller and a channel device.例文帳に追加

入出力制御装置とチャネル装置間のバスの使用効率をより向上させること。 - 特許庁

To enhance the performance of a printer in a printer controller having a small bus band.例文帳に追加

バス帯域の少ないプリンタコントローラにおいて、プリンタのパフォーマンスの向上を図ることを目的とする - 特許庁

When the synchronizing instruction is received, the bus controller 8 holds the synchronizing instruction and the instruction B inside.例文帳に追加

同期命令を受け取ると、バス制御装置８は、同期命令、命令Ｂを内部に保留する。 - 特許庁

In a normal operation, the bus is divided into two and this disk device can be controlled from each disk array controller.例文帳に追加

通常運用時は、バスを二つに分け、各々のディスクアレイコントローラからディスク装置を制御する。 - 特許庁

To provide a memory controller for a phase change memory (PCM) that can be used on a storage bus interface.例文帳に追加

記憶バスインターフェイスに使用できる相変化メモリ（ＰＣＭ）のためのメモリコントローラを提供する。 - 特許庁

Therefore, the bus controller is able to read correct data corresponding to the burst access request.例文帳に追加

したがって、バスコントローラはバーストアクセス要求に応じた正しいデータを読出すことが可能となる。 - 特許庁

A test pad TP1 is provided on a bus 18 connecting the first memory 12 to the controller 14.例文帳に追加

テストパッドＴＰ１は、第１のメモリ１２とコントローラ１４を接続するバス１８に設けられている。 - 特許庁

The data outputted to the control bus 4 are written in a storage device 10 by a controller 1.例文帳に追加

コントロールバス４へ出力されたデータは、コントローラー１によって記憶装置１０に書き込まれる。 - 特許庁

The interconnecting structure forms a controller loop in which the controllers are connected through a loop bus.例文帳に追加

相互接続構造は、ループバスを通してコントローラを一緒に接続するコントローラループも形成する。 - 特許庁

The trusted platform module is connected through a local bus (6) to the peripheral input/output controller.例文帳に追加

トラステッドプラットホームモジュールは、ローカルバス（６）を介して周辺入出力コントローラに接続される。 - 特許庁

The integrated circuit device includes an internal bus 180, a test circuit 160, and a memory controller 140.例文帳に追加

集積回路装置は、内部バス１８０と、テスト回路１６０と、メモリーコントローラー１４０と、を含む。 - 特許庁

To greatly enhance the radiation resistance of a configuration register in a PCI bus controller.例文帳に追加

ＰＣＩバスコントローラにおけるコンフィグレーションレジスタの耐放射線性を大幅に向上可能とする。 - 特許庁

Each of processor units is provided with an error processor 6 between a bus controller 3 and a CPU 4.例文帳に追加

各プロセッサユニットは、バスコントローラ３とＣＰＵ４との間にエラー処理装置６を備えている。 - 特許庁

When a test mode is set, a high-level test mode signal TM is outputted from a bus controller 2.例文帳に追加

テストモードが設定されると、バスコントローラ２からハイレベルのテストモード信号ＴＭが出力される。 - 特許庁

Versatility is enhanced when an electrical I/F for PCI bus is employed between the printer controller and the plotter.例文帳に追加

プリンタコントローラ・プロッタ間の電気的なI/FをPCIバス対応とすることにより汎用性が増す。 - 特許庁

It further comprises a process controller 111, a RAM 112, and a ROM 113 through a serial bus 110.例文帳に追加

また、シリアルバス１１０を介して、プロセス・コントローラー１１１、ＲＡＭ１１２、ＲＯＭ１１３を備える。 - 特許庁

Then, a snoop controller 3 draws a duplicated tag and updates the duplicated tag according to the snoop bus request.例文帳に追加

その後、スヌープコントローラ３は、複製タグを引き、スヌープバス要求に従って複製タグを更新する。 - 特許庁

To provide a printing controller for preventing the deterioration of a processing speed due to the competing use of a bus.例文帳に追加

バスの競合使用による処理速度の低下を回避する印刷制御装置を提供する。 - 特許庁

To simplify wiring by connecting light projecting units, etc. to the same bus without using any controller.例文帳に追加

コントローラを使用せず、投光ユニット等を同一のバス上に接続可能で配線を簡素化する。 - 特許庁

When data signals which bring about polarity change form the majority in an output to the bus line for every four output ports, a controller 2 inverts the polarities of all data signals and outputs data BUS-A1 to 24, BUS-B1 to 24, BUS-C1 to 24, and BUS-D1 to 24 from respective output ports to the bus line.例文帳に追加

コントローラ２は、４つの出力ポート毎に、バスラインへの出力に極性の変化を生じさせるデータ信号が過半数以上ある場合には、全データ信号の極性を反転して、各出力ポートから各々データＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４をバスラインへ出力する。 - 特許庁

To provide a controller and a control method for properly executing data transfer between an internal bus master and an external bus slave and data transfer between an external bus master and an internal bus slave in a processing circuit transmitting signals each showing a transfer status to the internal bus mater and the internal bus slave via the same signal line.例文帳に追加

同一の信号線を介して、内部バスマスタと内部バススレーブに対して転送状態を示す信号を送信する処理回路において、内部バスマスタと外部バススレーブ間のデータ転送と、外部バスマスタと内部バススレーブ間のデータ転送とを適切に実行する制御装置及び制御方法を提供する。 - 特許庁

To improve the rate of operation of a plant controller provided with an initiator substrate for transmitting data on a common bus as a bus master connected to the common bus, a master substrate capable of becoming a bus master for controlling the bus and a target substrate capable of being accessed from the bus master.例文帳に追加

共通のバスにつながる、バスマスターとして前記共通のバス上のデータ伝送を司るイニシエータ基板と、前記バスを支配するバスマスターとなり得るマスター基板と、バスマスターからアクセスされ得るターゲット基板を含んで構成されるプラント制御装置において、プラント制御中に装置を停止させることなく、稼働率を向上させる。 - 特許庁

In the case that a majority of image data have to be reversed in polarity for being outputted to a bus line, a controller 2 reverses the polarity of all the data signals for every four output ports, and outputs individual data BUS-A1∼24, BUS-B1∼24, BUS-C1∼24, BUS-D1∼24 from each output port to the bus line.例文帳に追加

コントローラ２は、４つの出力ポート毎に、バスラインへの出力に極性の変化を生じさせるデータ信号が過半数以上ある場合には、全データ信号の極性を反転して、各出力ポートから各々データＢＵＳ−Ａ１〜２４、ＢＵＳ−Ｂ１〜２４、ＢＵＳ−Ｃ１〜２４、ＢＵＳ−Ｄ１〜２４をバスラインへ出力する。 - 特許庁

In a lower-level hierarchy bus circuit (9), a lower-level bus controller arbitrates the access request according to the transferred priority order transmission signal (PRA, PRB), and selects the higher-level hierarchy bus circuit or the bus master having high priority order.例文帳に追加

下位階層バス回路（９）において、下位バスコントローラが、転送された優先順位伝達信号（ＰＲＡ，ＰＲＢ）に従ってアクセス要求の調停を実行して、優先順位の高い上位階層バス回路またはバスマスタを選択する。 - 特許庁

An external I/F 16 is multiple bus-connected between the first internal bus and the second internal bus, and an internal bus for use is switched between such a case that a main memory is accessed via the memory controller 15 and such a case that the register 31 is accessed.例文帳に追加

外部Ｉ／Ｆ１６は、第１の内部バスと第２の内部バスとの間に多重バス接続され、メインメモリにメモリコントローラ１５を介してアクセスする場合とレジスタ３１にアクセスする場合とで、利用する内部バスを切り替える。 - 特許庁

To provide a bus controller, a bus control program and a recording medium, for arbitrating a bus use right suitable for processing executed in each bus master without largely affecting processing efficiency of a processor.例文帳に追加

プロセッサの処理効率に対して大きな影響を及ぼさずに、個々のバスマスタにおいて実行される処理に適したバス使用権の調停を行うことができるバス制御装置、バス制御プログラム及び記録媒体を提供する。 - 特許庁

A shared external interface 17 carries out arbitration to access to an external bus between the memory controller 14 and the I/O controller 15.例文帳に追加

共用外部インタフェース１７は、メモリコントローラ１４とＩ／Ｏコントローラ１５との間の外部バスへのアクセスに対するアービトレーションを行う。 - 特許庁

The PCNS controller 32 stores the control signals from the AV remote controller 31 and outputs them to the PCNS bus 30.例文帳に追加

ＰＣＮＳ制御装置３２は、ＡＶリモートコントローラ３１からの制御信号を記憶するとともに、ＰＣＮＳバス３０に出力する。 - 特許庁

The memory controller 1100 is divided into system bus interfaces 1200, 1210 and 1220, a memory controller core part 1300 and a memory interface 1400.例文帳に追加

メモリコントローラ１１００を、システムバスインターフェース１２００，１２１０，１２２０と、メモリコントローラコア部１３００と、メモリインターフェース１４００に分割する。 - 特許庁

The data transfer controller for data transfer through a serial bus has a controller to control devices connected to the serial bus, a means to judge whether a host computer is connected to the serial bus or not and a means to stop the function of the controller when it is judged that the host computer is not connected to the serial bus.例文帳に追加

本発明は、シリアルバスを介したデータ転送のためのデータ転送制御装置において、シリアルバスに接続されたデバイスを制御するコントローラと、シリアルバスにホストコンピュータが接続されているか否かを判断する手段と、シリアルバスにホストコンピュータが接続されていないと判断したときコントローラの機能を停止する手段を有することを特徴とする。 - 特許庁

The bus control device includes a multiplexer 105 which connects a ROM controller 103 to a common bus 134 when a ROM mode is set, and which connects a PCI controller 104 to the common bus 134 when a PCI mode is set.例文帳に追加

バス制御装置は、ＲＯＭモードが設定される場合にＲＯＭコントローラ１０３と共用バス１３４を接続し、ＰＣＩモードが設定される場合にＰＣＩコントローラ１０４と共用バス１３４を接続するマルチプレクサ１０５を有する。 - 特許庁

To provide a searching algorithm, capable of performing abandonment of bus control to a first communication controller in proper timing, when bus control is acquired by a hand-held communication controller carelessly linked with a communication bus of a process control system.例文帳に追加

プロセス制御システムの通信バスに不注意に連結されたハンドヘルド通信制御装置がバスの制御を獲得する場合、第１通信制御装置に対してバス制御の放棄をタイミング良く行うことができる探査アルゴリズムを提供する。 - 特許庁

The DDR (double data rate) memory system is provided with a function for controlling ODT (on die termination) for each chip select, and is further provided with a memory controller, a first data bus and a second data bus connected to the memory controller, a first chip select connected to the first data bus, and a second chip select connected to the first data bus and the second data bus.例文帳に追加

チップセレクトごとにＯＤＴ（On Die Termination）を制御する機能を備えたＤＤＲ（Double Data Rate）メモリシステムであって、メモリコントローラと、メモリコントローラに接続された、第１のデータバス及び第２のデータバスと、第１のデータバスに接続された第１のチップセレクトと、第１データバス及び前記第２のデータバスに接続された第２のチップセレクトと、を備えている。 - 特許庁

The circuit is provided with an internal circuit and a bus control controller 70 which can change the correspondence relation of connection with an external bus(BUS) according to data transferred through the external bus when an input/output port(IOP) which enables the transfer of signals between the internal circuit and external bus is included.例文帳に追加

内部回路と、この内部回路と外部バス（ＢＵＳ）との間での信号のやり取りを可能とする入出力ポート（ＩＯＰ）とを含むとき、上記外部バスを介してやり取りされるデータに応じて上記外部バスとの接続の対応関係を変更可能なバス接続コントローラ（７０）を設ける。 - 特許庁

In the distributed control device, a field bus of specification A in which a bus of single configuration is defined and a field bus of specification B in which a bus of single constitution and a bus of duplex configuration are defined, are laid and a slave device and the master controller connected to these field buses can communicate with each other.例文帳に追加

シングル構成のバスが定義された規格Ａのフィールドバスと、シングル構成と二重化構成のバスが定義された規格Ｂのフィールドバスを敷設し、これらのフィールドバスに接続されたスレーブ機器と上位のコントローラとが通信をする分散型制御装置に関する。 - 特許庁

One of the address lists is reserved for the communication controller; and when the bus control previously controlled by other communication controller is acquired, the existence of other communication controller is detected and the bus control is abandoned to other communication controller with proper timing.例文帳に追加

アドレスリストの一つは通信制御装置のために予約されており、他の通信制御装置によって以前に制御されていたバスの制御を取得するとき、他の通信制御装置の存在を検出し、他の通信制御装置に対して適時にバスの制御を放棄する。 - 特許庁

This nonvolatile storage device shares a command/data bus 130 between a controller 120 and a nonvolatile memory 110A and a command/data bus 130 between the controller 120 and a nonvolatile memory 110B.例文帳に追加

不揮発性記憶装置は、コントローラ１２０と不揮発性メモリ１１０Ａ間のコマンド／データバス１３０および、コントローラ１２０と不揮発性メモリ１１０Ｂ間のコマンド／データバス１３０を共有している。 - 特許庁

A CPU 10 observes states in which a RAM 14 and 1st and 2nd ROMs 16 and 18 are accessed with a bus monitor 34 provided in a memory controller 12 through a CPU bus 20 and the controller 12.例文帳に追加

ＣＰＵ１０がＣＰＵバス２０とメモリコントローラ１２と介して、ＲＡＭ１４や第１ＲＯＭ１６や第２ＲＯＭ１８をアクセスする状態を、メモリコントローラ１２内に設けられたバスモニタ３４で観測する。 - 特許庁

Use of an I/O bus 6 is mediated and a device identification number 65 of the I/O device is simultaneously noticed to a current entry point part 50 by an I/O bus control part 60 of this data transfer controller.例文帳に追加

I/0バス制御部６０は、I/0バス６の使用調停を行うとともに、I/0デバイスのデバイス識別番号６５をカレントエントリポイント部５０に通知する。 - 特許庁

To provide a memory controller for greatly reducing a waiting time for a bus request while keeping a circuit scale substantially constant regardless of the number of bus masters to be connected.例文帳に追加

接続されるバスマスタの個数によらず回路規模を略一定に保つとともに、バスリクエストの待ち時間を格段に短縮するメモリコントローラを提供する。 - 特許庁