「bus controller」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

This memory configuration is provided with a CPU bus electrically connected to a memory controller, the memory controller connected to a switching means and the switch electrically connected to plural memory modules.例文帳に追加

本メモリ構成には、メモリコントローラに電気的に結合されているＣＰＵバスと、スイッチング手段に接続されたメモリコントローラと、複数のメモリモジュールに電気的に接続されたスイッチとを含む。 - 特許庁

A memory controller 7 is arranged between a system bus 5 and the image memory 3, and an addressing pattern corresponding to filter processing is preliminarily registered in a pattern register part 21 in the memory controller 7.例文帳に追加

システムバス５と画像メモリ３の間にメモリコントローラ７を配置し、メモリコントローラ７内のパターン登録部２１にあらかじめフィルタ処理に応じたアドレシングのパターンを登録しておく。 - 特許庁

The memory controller converts a controller output signal outputted by the controller to a memory input signal which can be received by the memory chips corresponding to the operation specification of a memory chip to be operated, and outputs it to the memory chip through a common bus.例文帳に追加

メモリコントローラは、コントローラが出力するコントローラ出力信号を、動作させるメモリチップの動作仕様に応じて、メモリチップが受信可能なメモリ入力信号に変換し、共通バスを介してメモリチップに出力する。 - 特許庁

To provide a control system, a controller and a control method, where the controller in the control system consisting of the controller and an information processing unit interconnected via a prescribed data bus can avoid execution of many processing steps.例文帳に追加

所定のデータバスを介して制御装置及び情報処理装置が接続されている制御システムにおいて、制御装置が多くの処理過程を実行することを回避し得る制御システム、制御装置及び制御方法を提案する。 - 特許庁

Other ends of the bus bars 2 on the motor controller 10 side are mutually faced with the four bus bars 1 on the motor 20 side and connected by resistance welding or soldering inside housings 15a and 15b of the motor controller 10.例文帳に追加

また、このモータ制御装置側の各バス・バー２の他の一端は、上記の４本のモータ側のバス・バー１とモータ制御装置１０のハウジング１５ａ，１５ｂの内側でそれぞれの一端を互いに対面させ抵抗溶接又は半田付けにより接続されている。 - 特許庁

A first DMA controller 32 controls data transfer between a first memory 13 on the side of a first bus 11 and a FIFO memory 31, and a second DMA controller 33 controls data transfer between a second memory 23 on the side of a second bus 21 and the FIFO memory 31.例文帳に追加

第１ＤＭＡコントローラ３２は第１バス１１側の第１メモリ１３とＦＩＦＯメモリ３１との間でのデータ転送を制御し、第２ＤＭＡコントローラ３３は第２バス２１側の第２メモリ２３とＦＩＦＯメモリ３１との間でのデータ転送を制御する。 - 特許庁

The data transfer control device includes: a PATA (Parallel AT Attachment) I/F 10 connected to a PATA bus; an SATA I/F 50 connected to an SATA bus; and a sequence controller 30 performing transfer sequence control.例文帳に追加

データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０とを含む。 - 特許庁

A video controller 112 acquires a bus 120, reads out video data from a memory 123, stores the read data in a built-in FIFO, and when the FIFO is filled with data, temporarily releases the bus 120.例文帳に追加

ビデオコントローラ１１２がバス１２０を取得してメモリ１２３からビデオデータを読み出して内蔵のＦＩＦＯに格納した結果当該ＦＩＦＯが一杯になると、バス１２０を一旦解放する。 - 特許庁

To efficiently transfer data by a continuous burst even when a PCI bus is congested or when input/output is slow in a system in which a PCI controller and another PCI device are mounted on a PCI bus.例文帳に追加

ＰＣＩコントローラと別のＰＣＩデバイスとをＰＣＩバス上に搭載したシステムで、ＰＣＩバスが混んでいるときや入出力が遅いときであっても、連続バーストで効率よくデータの転送を行う。 - 特許庁

An access to a FLASH is started immediately after a column address is latched to an SDRAM, and a sharing bus controller outputs an address for writing-in or reading-out for the FLASH to an address bus.例文帳に追加

ＳＤＲＡＭにカラム・アドレスをラッチさせたなら、その直後にＦＬＡＳＨへのアクセスを開始し、共有バスコントローラがアドレスバス上にＦＬＡＳＨに対する書き込みまたは読み出しのアドレスを出力する。 - 特許庁

The controller 39 erases the approaching bus information displayed at the display part 40 when bus information f2 is received by the specific small power radio device 41 and meets specific conditions.例文帳に追加

また、制御装置３９は、バス情報ｆ2を特定小電力無線装置４１が受信しかつ所定の条件を満たすと表示部４０に表示されている接近バス情報を消去する。 - 特許庁

To realize a single chip microcomputer capable of preventing a deterioration in throughput of a system due to the stagnation of processing in a CPU in response to a bus use right request from a bus master other than the CPU such as a DMA controller.例文帳に追加

ＤＭＡコントローラ等のＣＰＵ以外のバスマスタからのバス使用権要求によりＣＰＵにおける処理が滞ってシステムのスループットが低下するのを防止できるシングルチップマイコンを実現する。 - 特許庁

A memory control part 14 outputs a CTR signal to a bus controller 10, when a cache is miss-hit, and the control part 12 tries to access an external bus 200, via the memory control part 14.例文帳に追加

キャッシュがミスヒットした場合、メモリ管理部１４は、バスコントローラ１０に対しＣＴＲ信号を出力し、制御部１２は、該メモリ管理部１４を介して、エクスターナルバス２００をアクセスしようとする。 - 特許庁

Consequently, the memory controller 10 of the memory device 100 can always use the control bus 102 for the DIMMs 11a to 11d to improve the use efficiency of the control signal bus 102.例文帳に追加

これによって、メモリ装置１００によれば、メモリコントローラ１０がＤＩＭＭ１１ａ〜１１ｄに対して制御信号バス１０２を常時使用することができ、制御信号バス１０２の使用効率が向上する。 - 特許庁

To provide a favorable system including a first host bus adapter connected to a first fiber channel port, and a remote controller attached to a second host bus adapter connected to a second fiber channel port.例文帳に追加

第１のファイバ・チャネル・ポートに結合される第１のホスト・バス・アダプタと、第２のファイバ・チャネル・ポートに結合する第２のホスト・バス・アダプタに付随する遠隔管理者とを含む好適なシステムを提供する。 - 特許庁

The data transfer control device includes a PATAI/F (parallel AT attachment interface) 10 connected to a PATA bus; an SATAI/F (serial AT attachment interface) 50 connected to an SATA bus; and a sequence controller 30 performing transfer sequence control.例文帳に追加

データ転送制御装置は、ＰＡＴＡバスに接続されるＰＡＴＡＩ／Ｆ１０と、ＳＡＴＡバスに接続されるＳＡＴＡＩ／Ｆ５０と、転送シーケンス制御を行うシーケンスコントローラ３０を含む。 - 特許庁

After the encoder device is connected to a bus 8, an external controller part 9 transmits the encoder identification code 7b and an encoder address 7a to be set to the bus 8 by using an encoder address setting command 21b.例文帳に追加

エンコーダ装置をバス８に接続した後、外部コントローラ部９は、エンコーダアドレス設定コマンド２１ｂを使用して、エンコーダ識別コード７ｂと設定したいエンコーダアドレス７ａをバス８に送信する。 - 特許庁

The touch pad controller 59 detects a coordinate value of the operated touch pad 5 and reads a ten key 10 corresponding to that value from a touch pad corresponding register 54D by way of an external bus 55 and an internal bus 51.例文帳に追加

タッチパッドコントローラ５９は、操作されたタッチパッド５の座標値を検出し、それに対応する１０キーを、外部バス５５および内部バス５１を介してタッチパッド対応レジスタ５４Ｄから読み出す。 - 特許庁

A host bus adapter(HBA) 15 is a so-called disk controller for controlling plural disk devices 16a-16n to become the external memories of this computer system and exchanges data through an SCSI bus 2.例文帳に追加

ホストバスアダプタ（ＨＢＡ）１５は、このコンピュータシステムの外部記憶となる複数のディスク装置１６ａ〜１６ｎを制御する、いわゆるディスク制御装置であり、ＳＣＳＩバス２を介してデータを授受する。 - 特許庁

To change and set the acquisition priority of a system bus to an optimum level by a request from a video interface controller even when the transfer speed of a video interface or the speed of a system bus is changed.例文帳に追加

ビデオインタフェースの転送速度、或いはシステムバスの速度が変わっても、ビデオインタフェース用のコントローラからの要求により、システムバスの取得優先度を最適に変更設定できるようにする。 - 特許庁

A driving circuit of the liquid crystal display device is equipped with a first video bus line SV1 and a second video bus line SV2 in order to transmit an analog image signal AV which is to be outputted from a liquid crystal controller 200 to analog switches SW1 to SWn.例文帳に追加

液晶コントローラ２００から出力されるアナログ画像信号ＡＶをアナログスイッチＳＷ１〜ＳＷｎに伝送するために第１のビデオバスＳＶ１と第２のビデオバスＳＶ２とを備える。 - 特許庁

The bus controller 15 sets weighting set values to the bus masters P0 to PN-1, calculates integer values of accumulated weighting values of the added set values whenever individual bus masters P0 to PN-1 are arbitrated, and replaces the arbitrated bus masters P0 to PN-1 from the lowest priority to the bus masters P0 to PN-1 at the integer value-th for a round range in the round-robin system.例文帳に追加

バスコントローラ１５は、バスマスタＰ０〜ＰＮ−１に重み設定値を設定し、個々のバスマスタＰ０〜ＰＮ−１が調停される毎に加算した設定値の累積重み値の整数値を算出し、ラウンドロビン方式におけるラウンド範囲を、調停されたバスマスタＰ０〜ＰＮ−１を最低の優先順位から整数値番目のバスマスタＰ０〜ＰＮ−１に入れ替える。 - 特許庁

Preferably, the actuator controller has a protruding portion 19, constituted of an insulation substance material, which is higher than the embedding plane of the bus bar 16 in the resin housing 1 and extending in the bus bar wiring direction between the two bus bars 16 wired in an adjacent relation.例文帳に追加

好ましくは、隣接して配線されている２つのバスバー１６の間にバスバーの配線方向に伸びている、樹脂筐体１におけるバスバー１６の埋設平面よりも高さが大きい、絶縁物質材料で構成された突起部１９を有する。 - 特許庁

An address conversion part 121 in a bus controller 12 is utilized for correcting a trouble of an operating system(OS) stored in a ROM 13.例文帳に追加

バスコントローラ１２のアドレス変換部１２１は、ＲＯＭ１３に格納されたオペレーティングシステムの不具合の修正のために利用される。 - 特許庁

The computer 10 by this data processor is provided with an overlay memory 23 connected through an overlay memory controller 24 to a high-speed bus 14.例文帳に追加

本発明によるコンピュータ１０は、オーバレイ・メモリ・コントローラ２４を介して高速バス１４に接続されたオーバレイ・メモリ２３を備える。 - 特許庁

To provide the operation controller for a bus on a regular route employing a system which can solve traffic congestion by giving priority to the operation of regular-route buses.例文帳に追加

路線バスの運行を優先し、交通渋滞を解消し得る方式を採用した路線バス運行制御装置を提供する。 - 特許庁

To provide a bus controller for reducing penalty caused by the completion wait of access without especially providing any read buffer or store buffer.例文帳に追加

アクセスの完了待ちによるペナルティの削減を、リードバッファやストアバッファを特別に設けることなしに実現するバスコントローラを提供する。 - 特許庁

The bus buffer 15 temporarily stores signals received by the network processors 13a, 13b and 14 and subsequently transmits the signals to the controller 18.例文帳に追加

バスバッファ１５は、ネットワーク処理部１３ａ，１３ｂ，１４で受信された信号を一時的に記憶した後、制御部１８に送出する。 - 特許庁

A control circuit 125_-1 sets this memory area information in a control circuit 125_-2 in a controller 12_-2 through an exclusive bus 13.例文帳に追加

制御回路１２５-1は、このメモリ領域情報を専用バス１３を介してコントローラ１２-2内の制御回路１２５-2に設定する。 - 特許庁

Since data latched by the I/O controller are 64 bits but a local bus is 16 bits, data are separately outputted four times.例文帳に追加

Ｉ／Ｏコントローラにラッチされるデータは６４ｂｉｔであるが、ローカルバスが１６ｂｉｔであるため、データは４回に分けて出力される。 - 特許庁

The PCNS controller 32 receives the control signals, stores them in the set address and outputs them to a PCNS bus 30.例文帳に追加

ＰＣＮＳ制御装置３２は、その制御信号を受信し、設定されたアドレスに記憶するとともに、ＰＣＮＳバス３０に出力する。 - 特許庁

A storage unit made of a flash array (58) and a Universal Serial Bus (USB) controller (56) is implemented to be compatible with the USB specification.例文帳に追加

ＵＳＢ仕様に適合性がある、フラッシュアレイ（５８）及びユニバーサル・シリアル・バス（ＵＳＢ）制御器（５６）から構成されたデータ記憶装置。 - 特許庁

To disclose a direct memory access controller (DMAC) which is operable on a standard bus and does not require large capacity hardware for storage.例文帳に追加

標準のバス上で動作可能であり、大容量の記憶用ハードウエアを必要としないダイレクトメモリアクセスコントローラ（ＤＭＡＣ）を開示する。 - 特許庁

A memory 5, a DMA controller 1 and the image processing module inputting, outputting and processing data for each block share a data bus.例文帳に追加

メモリ５と、ＤＭＡコントローラ１と、ブロック単位でデータを入出力して処理を行う画像処理モジュールがデータバスを共有している。 - 特許庁

In a cycle A, a liquid crystal controller reads image data out of a RAM through a data bus (D0 to D7) of the low-order 8 bits of 16 bits.例文帳に追加

Ａのサイクルでは、液晶コントローラが１６ビットの下位８ビットのデータバス（Ｄ０〜Ｄ７）でＲＡＭから画像データを読み出す。 - 特許庁

The controller and the shared memory device can optionally make communication by using a serial bus to further reduce the total number of pins.例文帳に追加

コントローラおよび共有メモリ・デバイスは、オプションとして、ピンの総数をさらに減らすようにシリアル・バスを使用して通信することもできる。 - 特許庁

The semiconductor device 1001 includes an MCU (Micro Controller Unit) block 1003, a USB (Universal Serial Bus) control block 1005, and an I/O block 1007.例文帳に追加

半導体装置１００１は、ＭＣＵブロック１００３、ＵＳＢ制御ブロック１００５及びＩ／Ｏブロック１００７とで構成されている。 - 特許庁

To provide a network device interface and method for digitally connecting a plurality of data channels to a controller using a network bus.例文帳に追加

ネットワーク・デバイス・インターフェイスと、ネットワークバスを用いてコントローラにデジタル式に複数のデータチャネルを接続するための方法とを提供する。 - 特許庁

To efficiently and simply control a memory access by improving bus bandwidth of a memory without impairing the performance of a processor or a DMA controller.例文帳に追加

プロセッサやＤＭＡコントローラの性能を損なわずに、メモリのバスバンド幅を向上させて、効率的なメモリアクセスを簡単な制御で行う。 - 特許庁

The side sensors 103, 104, 106 and 107 of the second and third row seats are connected to the controller 109 by the bus line B13.例文帳に追加

２列席及び３列席サイドセンサ１０３、１０４、１０６、１０７は、バスラインＢ１３によって制御装置１０９に接続されている。 - 特許庁

The RAM controller 105 selects a bus from the state of CPUACK, which shows access from the CPU core, among these signals.例文帳に追加

その中で、ＲＡＭ制御装置１０５はＣＰＵコアがアクセスしていることを示すＣＰＵＡＣＫの状態によりバスを選択する。 - 特許庁

To improve reliability on the operation of a programmable controller by removing noise from an operation clock and a bus signal of a CPU.例文帳に追加

ＣＰＵの動作クロックおよびバス信号中からノイズを除去してプログラマブルコントローラの動作上における信頼性を向上すること。 - 特許庁

To realize bus bridge between different buses inside and outside a memory controller with small and simple configuration without almost making it necessary to perform protocol conversion.例文帳に追加

プロトコル変換がほぼ必要なくメモリコントローラ内部と外部の異なるバス間のバスブリッジを小さくかつ単純な構成で実現する。 - 特許庁

To provide a bus controller for performing access to plural slave devices, and performing efficient access without any buffer for absorbing the difference of latency.例文帳に追加

レイテンシの違いを吸収するバッファなしに、複数のスレーブデバイスへのアクセスと、効率的なアクセスを行うバスコントローラを提供する。 - 特許庁

A PCI bus controller 106 obtains data that an IO card 108 refers to by a CPU 101 and stores them inside and when a memory read transaction is performed by the IO card 108, data for the memory read transaction are sent from the PCI bus controller 106 to the IO card when stored in the controller 106 or obtained from the CPU 101 through a primary PCI bus when not.例文帳に追加

ＰＣＩバス制御装置１０６は、ＩＯカード１０８が参照するデータをＣＰＵ１０１より取得して内部に記憶し、ＩＯカード１０８によるメモリリードトランザクションがあった場合に、メモリリードトランザクションに対するデータがＰＣＩバス制御装置１０６の内部に記憶されていれば記憶されているデータをＩＯカードに送信し、内部に記憶されていなければプライマリＰＣＩバスを介してＣＰＵ１０１より取得する。 - 特許庁