「bus controller」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

To allow a controller to receive a video image from an apparatus other than the controller and to transmit/receive a video image between two apparatuses other than the controller while warranting the frequency band in a system connected to an IEEE (the institute of electrical and electronical engineers, inc.) 1394 bus.例文帳に追加

ＩＥＥＥ１３９４バスに接続されたシステムにおいて、コントローラがコントローラ機器以外の機器からの映像を受けるとともに、コントローラ以外の２つの機器間の映像を帯域保証して送受信することができることを目的とする。 - 特許庁

In response to a signal to be input from the card bus 16, the controller 13 accesses either the NAND flash memory 11 by the controller function 13A or the NAND flash memory 12 by the controller function 13B.例文帳に追加

カードバス１６を介して入力される信号に応じて、コントローラ１３は、コントローラファンクション１３ＡによるＮＡＮＤフラッシュメモリ１１へのアクセス、あるいはコントローラファンクション１３ＢによるＮＡＮＤフラッシュメモリ１２へのアクセスの少なくともいずれかを行う。 - 特許庁

On the other hand, the Karaoke device in an operating state instructs the USB controller to perform switching to control by an OHCI host controller (S405 to S415), and also issues a bus reset to the USB modem through the OHCI host controller (S420).例文帳に追加

一方、カラオケ装置が稼働状態になった場合、ＯＨＣＩホストコントローラよる制御への切り替えをＵＳＢコントローラに対して指令し（Ｓ４０５〜Ｓ４１５）、さらに、ＯＨＣＩホストコントローラを介してＵＳＢモデムに対してバスリセットを発行する（Ｓ４２０）。 - 特許庁

This controller interconnect structure provides low latency/high bandwidth communication through a mirror bus connecting controllers as a plurality of mirrored (that is, clustered) controller pairs in an RAID disk array having the mirrored controller pairs.例文帳に追加

コントローラ相互接続構造は、複数のミラーリングされた（すなわち、クラスタ化された）コントローラペアを有するＲＡＩＤディスクアレイ内のミラーリングコントローラペアとして、コントローラを一緒に接続するミラーバスを通して低待ち時間／高帯域通信を可能にする。 - 特許庁

The controller is provided with a bridge LSI 130 connected to a control processor 120 and to a communication processor 110, a memory 140 connected to the LSI 130, a system bus interface 160 for connecting the controller to an object 400 to be controlled through a system bus 200, and a network interface 150 for connecting the controller to a terminal 20 through the Internet 10.例文帳に追加

制御用プロセッサ１２０と通信用プロセッサ１１０とのそれぞれに接続されたブリッジＬＳＩ１３０と、ブリッジＬＳＩ１３０に接続されたメモリ１４０，制御対象４００とシステムバス２００を介して接続するためのシステムバスインターフェイス１６０、端末２０とインターネット１０を介して接続するためのネットワークインターフェイス１５０を備えた。 - 特許庁

An arbiter 120 receives bus request signals from a test controller 100 and one or more master logic units 100, 140, 145, 150, and 155 and applies prescribed priority reference (discriminating relative priority between respective master logic units and test controller) so as to control access to a bus 110 by the test controller 100 and master logic unit.例文帳に追加

アービタ（１２０）は、試験制御装置（１００）と1つ以上のマスター論理ユニット（１００，１４０，１４５，１５０，１５５）からバス要求信号を受信し、また、前記試験制御装置と前記マスター論理ユニットによるバス（１１０）へのアクセスを制御するために所定の優先基準（各マスター論理ユニットと前記試験制御装置の相対的な優先順位を識別する）を適用する。 - 特許庁

To provide a bus controller capable of preventing a through current from flowing, by controlling properly a bus floating preventive function, even when an operation frequency of a system is changed when a CPU accesses an external peripheral device via a bus, and capable of reducing electric power consumption.例文帳に追加

ＣＰＵがバスを介して外部周辺装置にアクセスする際に、システムの動作周波数が変更されても、バスフローティング防止機能を適切に制御することによって、貫通電流が流れることを防止し、消費電力を低減可能なバス制御装置を提供する。 - 特許庁

The monitor and control apparatus 1 includes: a communication block including network processors 13a, 13b and 14 connected to a bus circuit 16 via a bus buffer 15; and a control block including a controller 18, a memory 19 and data memories 20a, 20b and 21 connected to a bus circuit 17.例文帳に追加

監視制御装置１は、バスバッファ１５を挟んで、バス回線１６に接続されたネットワーク処理部１３ａ，１３ｂ，１４による通信用ブロックと、バス回線１７に接続された制御部１８、メモリ部１９、及びデータメモリ部２０ａ，２０ｂ，２１による制御用ブロックとを、備える。 - 特許庁

The CPU has a processor core 10, a DMA controller 11, a register 13 and a counter 14 for measuring the time of access to the external bus and two AND circuits 17a and 17b for issuing a write signal 123 and a read signal 124 to the external bus at timing of access to the external bus.例文帳に追加

ＣＰＵは、プロセッサコア１０、ＤＭＡコントローラ１１、外部バスへのアクセス時間を計測するレジスタ１３とカウンタ１４、外部バスへの書き込み信号１２３と読み出し信号１２４を外部バスへのアクセスのタイミングで発行する二つのＡＮＤ回路１７ａ、１７ｂを有する。 - 特許庁

When a bus reset takes place during data transfer and also, the contents of an ORB before and after the bus reset are the same in the data transfer controller of an IEEE 1394 standard, data transfer is restarted by continuing from the point of time when the bus reset takes place to prevent a printer from performing double printing.例文帳に追加

ＩＥＥＥ１３９４規格のデータ転送制御装置において、データ転送期間中にバスリセットが発生し且つバスリセットの前後のＯＲＢの内容が同一の場合に、バスリセット発生時点の続きからデータ転送を再開し、プリンタの二重印刷を防止する。 - 特許庁

The load apparatus 2 and the controller 3 set the physical channel of the field bus communication CPU by delivering set information between the load apparatus and the controller and a 'connection completion command' on the signal line 13.例文帳に追加

負荷機器２及び制御機器３が、信号線１３に負荷機器及び制御機器相互間の設定情報、「接続完了コマンド」を送出してフィールドバス通信用ＣＰＵの物理チャンネル設定を行う。 - 特許庁

To provide a signal processing system including a first portion, a second portion having a first driver and an auxiliary controller, and a data bus connected with the first portion, the first driver and the auxiliary controller.例文帳に追加

第１の部分と、第１のドライバと補助コントローラとを有する第２の部分と、第１の部分、第１のドライバ及び補助コントローラに接続されたデータバスとを備えた信号処理システムを提供する。 - 特許庁

A diagnostic control part 30a of the data controller 10a having received this command informs a processor 20a that its data controller 10a is selected and the right to use the data bus 100 is given.例文帳に追加

このコマンドを受けたデータ制御装置１０ａの診断制御部３０ａは、プロセッサ２０ａに自データ制御装置１０ａが選択されたことと、データバス１００の使用権が与えられたことを通知する。 - 特許庁

To lay down restrictions in controller equipment that can control target equipment for preventing malfunctions in a network system comprising the target equipment and the controller equipment connected by an IEEE 1394 bus cable.例文帳に追加

ターゲット機器とＩＥＥＥ１３９４バスケーブルで接続されたコントローラ機器とからなるネットワークシステムにおいて、ターゲット機器を制御可能なコントローラ機器に制限を設け、誤動作の発生を防止する。 - 特許庁

To provide a technology for reducing the number of ASIC pins mounted on a print controller even when a data bus of a volatile memory mounted on the print controller and a nonvolatile memory cannot be shared.例文帳に追加

プリントコントローラに搭載される揮発性メモリと不揮発性メモリのデータバスを共用できない場合でも、プリントコントローラに搭載されるＡＳＩＣのピン数を削減するための技術を提供する。 - 特許庁

To perform the data access, a synchronizer circuit synchronizes the multiple memory controller chips such that one of the memory controller chips drives the address bus and/or control signals to the memory device.例文帳に追加

データ・アクセスを行なうために、シンクロナイザ回路は、複数のメモリ・コントローラ・チップを同期させ、その結果、メモリ・コントローラ・チップのうちの１つが、記憶装置へのアドレス・バスおよび／または制御信号を駆動する。 - 特許庁

The controller 400 includes a controller-side input/output circuit IOX connected to the first signal line SG1 of the bus BSG, a controller-side driving ability setting register RA for setting the driving ability of controller-side output buffer OBX of the controller-side input/output circuit IOX, and a control part 410.例文帳に追加

制御装置４００は、バスＢＳＧの第１の信号線ＳＧ１に接続される制御装置側入出力回路ＩＯＸと、制御装置側入出力回路ＩＯＸの制御装置側出力バッファーＯＢＸの駆動能力を設定するための制御装置側駆動能力設定レジスターＲＡと、制御部４１０とを含む。 - 特許庁

A semiconductor memory device includes: NAND flash memories 11 and 12 having first and second memory cell configurations; a controller 13 having a controller function 13A for controlling the NAND flash memory 11 and a controller function 13B for controlling the NAND flash memory 12; and a card bus 16 connected to the controller 13 for transferring a signal between the outside and the controller 13.例文帳に追加

第１，第２のメモリセル構成を持つＮＡＮＤフラッシュメモリ１１，１２と、ＮＡＮＤフラッシュメモリ１１を制御するコントローラファンクション１３Ａと、ＮＡＮＤフラッシュメモリ１２を制御するコントローラファンクション１３Ｂを有するコントローラ１３と、コントローラ１３に接続され、外部とコントローラ１３との間で信号の授受を行うためのカードバス１６とを備える。 - 特許庁

In the method for safe transmission against data disturbance between controllers in the optical bus, the controllers transmit a signal Tx having controller information onto the bus and receive a signal Rx given to the current bus signal, and the signal Rx corresponds to logical coupling between the current bus signal and the signal Tx.例文帳に追加

光学的バス内における制御器間のデータ妨害に対する安全伝送方法であって，前記制御器は，制御器情報を有する信号Ｔｘをバス上に送信し，現在のバス信号に付与された信号Ｒｘを受信すると共に，前記信号Ｒｘは，現在のバス信号と信号Ｔｘの論理結合に対応する。 - 特許庁

This microprocessor is provided with a Harvard bus architecture and a bus line mechanism, and it is judged that an instruction in a pipe line stage in which data access is performed and a preceding pipe line stage is not any instruction for preventing data access by a pipe line controller 2, and it is predicted that a bus 5 is not used for the following instructions, and the bus 5 is related during that period.例文帳に追加

この発明は、ハーバードバスアーキテクチャとパイプライン機構を有するＭＰＵにおいて、データアクセスが行われるパイプラインステージと、前段のパイプラインステージ内の命令が、データアクセスを行わない命令でないことをパイプラインコントローラ２で判別して、バス５が以後の命令で使用されないことを予測し、その期間にバス５を解放するように構成される。 - 特許庁

When a bus reset occurs in the data transfer controller of an IEEE 1394 standard, the first address of transfer data by an ORB before the bus reset is compared with the first address of transfer data by the ORB after the bus reset, the first addresses are the same, data transfer is restarted by continuing from the point of time when the bus reset takes place to prevent a printer from performing double printing.例文帳に追加

ＩＥＥＥ１３９４規格のデータ転送制御装置においてバスリセットが発生した場合に、バスリセット前のＯＲＢによる転送データの先頭アドレスとバスリセット後のＯＲＢによる転送データの先頭アドレスを比較し、同一の場合にバスリセット発生時点の続きからデータ転送を再開して、プリンタの二重印刷を防止する。 - 特許庁

In the site B, the DSC 10-2 comprises a controller 14 connected to a client 15 through a bus 16, and the bus 15 is connected to an Ethernet (R) 31 that is a general network.例文帳に追加

サイトＢでは、ＤＣＳ１０−２は、コントローラ１４とクライアント１５とがバス１６を介して接続されており、バス１６はバス変換器２１を介して汎用ネットワークであるイーサネット（登録商標）３１に接続されている。 - 特許庁

At the timing of (n+4)th clock, a DMA controller outputs an address (address D2) next to a DRAM leading address through a system bus to a DRAM, reads data B from the address D2 and outputs them through the system bus to a SRAM 33.例文帳に追加

第（ｎ＋４）クロックのタイミングにおいて、DMAコントローラは、DRAMに、システムバスを介して、DRAM先頭アドレスの次のアドレス（アドレスD2）を出力するとともに、アドレスD2からデータBを読み出させ、システムバスを介して、SRAM３３に出力させる。 - 特許庁

The memory 141 can be configured to accommodate both foundation field bus protocol 150 enabling communication with a foundation field bus device 110 and second protocol 151 enabling communication with a controller 115.例文帳に追加

メモリ１４１を、ファンデーションフィールドバス装置１１０との通信を可能にするファンデーションフィールドバスプロトコル１５０、及び制御装置１１５との通信を可能にするセカンドプロトコル１５１の両方を格納するように構成できる。 - 特許庁

To provide a game machine control device permitting connection of a memory board having data bus width different from the data bus width of a controller unit by a simple structure, and a game machine equipped with the game machine control device.例文帳に追加

コントローラユニットのデータバス幅と異なるデータバス幅を有するメモリ基板を簡易な構成で接続することができる遊技機用制御装置及び当該遊技機用制御装置を備えた遊技機を提供する。 - 特許庁

To shorten the continuous occupancy time of a system bus in an image data transfer controller to receive color image data by DMA transfer through the system bus, and to execute the buffering and external output of the image data.例文帳に追加

システムバスを介してＤＭＡ転送によりカラー画像データの転送を受け，これをバッファリングしながら外部出力する画像データ転送制御装置において，システムバスの連続占有時間を短くできること。 - 特許庁

The host IF 121 performs CRC check based on the data and the CRC code, and when there is no error, the data and the CRC code are respectively transferred to a cache controller 122 respectively through a data transfer bus 14 and a CRC bus 15.例文帳に追加

ホストＩＦ１２１は、データとＣＲＣ符号に基づくＣＲＣチェックを行い、エラーがなければデータはデータ転送用バス１４により、ＣＲＣ符号はＣＲＣバス１５によりキャッシュコントローラ１２２に転送する。 - 特許庁

The three bus conversion units 6 are cascade-connected via respective input I/F parts 52, 56, and an updating CPU unit 2a of the B plant controller 2 is connected to the input I/F part 52 of the rightmost bus conversion unit 6.例文帳に追加

３台のバス変換ユニット６は各入力Ｉ／Ｆ部５２，５６を介してカスケード接続し、最右方のバス変換ユニット６の入力Ｉ／Ｆ部５２に更新用の乙プラントコントローラ２のＣＰＵ装置２ａを接続する。 - 特許庁

The three-way connection control means 103 includes a bus-memory connection controller connected to address buses and control buses of the respective buses 111, 112, 113 to transfer address and control signals therebetween, and for generating a data bus control signal.例文帳に追加

該三叉路接続コントロール手段103は、各バス111、112、113のアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号発生用のバス・メモリ接続コントローラを有する。 - 特許庁

This method controls the ordnance system by receiving remote measurement data from the remote measurement sensor through the addressable bus, and the ordnance is further controlled by the ordnance controller through the addressable bus.例文帳に追加

本方法は、遠隔計測データを遠隔計測センサからアドレス可能なバスを介して受信することによりオードナンス・システムの制御を行い、オードナンスは更にオードナンス・コントローラによりアドレス可能なバスを介して制御される。 - 特許庁

When the camera controller 10 transmits video data to the display control unit 20 via the first communication bus 1 and transmits check data resulting from extracting part of the video data via the second communication bus 2.例文帳に追加

そして、カメラコントローラ１０からディスプレイ制御ユニット２０に対して、第１通信バス１経由で映像データを送信するとともに、第２通信バス２経由で映像データの一部を抜き出したチェック用データを送信する。 - 特許庁

The USB controller 11 identifies the data flow direction on the USB bus to generate the data direction signal 8, and the insulation circuit 9 performs electrical insulation of the USB bus based on the data direction signal 8.例文帳に追加

ＵＳＢコントローラ１１によってＵＳＢバス上のデータの流れ方向を識別してデータディレクション信号８を生成し、絶縁回路９がデータディレクション信号８に基づいてＵＳＢバスの電気的な絶縁を行う。 - 特許庁

The receiving capability information is data representing the amount of continuous reception through the bus, held by the respective function parts, and sent to the controller.例文帳に追加

また、この受信能力情報は、バスを介して連続して受信する量を表すデータであり、各機能部が保持し、コントローラに送られる。 - 特許庁

The side sensors 102 and 105 of the first row seats and the central transverse acceleration sensor 108 are connected to the controller 109 by the bus line B12.例文帳に追加

１列席サイドセンサ１０２、１０５と、中央横加速度センサ１０８は、バスラインＢ１２によって制御装置１０９に接続されている。 - 特許庁

As a result, a presentation control device 35 can be composed by using a plurality of memory boards 505 and 506 with smaller data bus width than that of the controller unit.例文帳に追加

これにより、コントローラユニットよりもデータバス幅が小さい複数のメモリ基板５０５、５０６を用いて演出制御装置３５を構成できる。 - 特許庁

To provide a packet transfer controller that suppresses a bus reset (initializing) caused during transfer of data where consecutiveness is a requirement.例文帳に追加

連続性が要求されるデータ転送中の発生するバスリセット（初期化動作）を抑止することができるパケット転送制御装置を提供する。 - 特許庁

A USB controller 12 writes music data input from a PC interface 10, in an HDD 17 via a bus 51 for data transfer.例文帳に追加

ＵＳＢ制御部１２は、ＰＣインタフェース１０から入力した楽曲データをデータ転送用バス５１を介してＨＤＤ１７に書き込む。 - 特許庁

The measured DC current data measured by the current measuring apparatus 91 is input to a controller 94 through a data bus 97.例文帳に追加

そして、この電流測定装置９１によるＤＣ電流の測定データが、データバス９７を通じて制御装置９４に入力される。 - 特許庁

To provide a bus conversion device capable of continuously using device equipment without losing data even if an SAS (Serial Attached SCSI) controller singly fails.例文帳に追加

ＳＡＳコントローラが単一で故障した場合でもデータの損失なく継続的にデバイス機器が使用可能となるバス変換装置を提供する。 - 特許庁

A master controller 20 lowers the threshold voltage difference with increase in the number of storage battery pack rows 44 connected to the charge/discharge main bus 28.例文帳に追加

マスタコントローラ２０は、充放電メインバス２８に接続される蓄電池パック列４４の数が増加するに従って閾値電圧差を低下させる。 - 特許庁

To allow a controller side to accurately and easily decide necessity to read all or a part of status on a target side on the same bus.例文帳に追加

同一バス上でコントローラ側がターゲット側のステータスの全部または一部を読み出す必要性を正確かつ容易に判断できるようにする。 - 特許庁

The timing controller 100 is connected, via a common bus 309, to a plurality of data drivers 306 for driving a display panel 302.例文帳に追加

タイミングコントローラ１００は、ディスプレイパネル３０２を駆動するための複数のデータドライバ３０６に、共通のバス３０９を介して接続される。 - 特許庁

The initial calibration data being set in the flash memory FM at the time is input into an AFE communication module ACM without going through a bus controller 102.例文帳に追加

この際のフラッシュメモリーＦＭに設定される初期較正データはバスコントローラ１０２を超えてＡＦＥ通信モジュールＡＣＭに入力される。 - 特許庁

A controller has a DC/DC converter for converting a main bus voltage V_M to a lower braking voltage based on certain parameters.例文帳に追加

コントローラは、ある種のパラメータに基づいて主バス電圧Ｖ_Ｍをより低い制動電圧に変換するためのＤＣ／ＤＣ変換器を有する。 - 特許庁

With this recording medium controller, the data reproduced from a disk device 2 with a juncture 12 is transferred via a DMA bus 16 to a cache memory 14 and is temporarily stored therein.例文帳に追加

接続部１２が、ディスク装置２より再生したデータは、DMAバス１６を介してキャッシュメモリ１４に転送され、一時的に記憶される。 - 特許庁