「bus controller」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

Operation of the data bus driving circuit 31 is controlled by a write-in driver activation signal outputted from a write driver controller 51, further, activation and non-activation control are performed for this write driver activation signal based on a write-operation activation signal and a column basic pulse signal.例文帳に追加

データバス駆動回路３１の動作は、書込みドライバコントローラ５１から出力される書込みドライバ活性化信号によって制御され、さらにこの書込みドライバ活性化信号は、ライト動作活性化信号とカラム基本パルス信号に基づいて活性化及び非活性化制御が行われる。 - 特許庁

To reduce the overall power consumption of a common bus connecting device and its controller by detecting a period when power consumption can be reduced in accordance with a transfer state even in a normal transfer mode other than a suspend period and stopping the power consumption in the period.例文帳に追加

サスペンド期間以外の通常転送時であっても転送状態に応じて消費電力を低減可能な期間を検出すると共にその期間における電力消費を停止して、共通バス接続デバイスおよびそのコントローラの全体的な消費電力を低減できる。 - 特許庁

A main controller device 10 performs communication via a panel device 12, a keyboard device 14 and E bus 11, and issues a command for respectively making a plurality of display devices of these operation input devices belong to prescribed display groups, and a command for indicating brightness corresponding to the display group.例文帳に追加

メインコントローラデバイス１０はパネルデバイス１２や鍵盤デバイス１４とＥバス１１を介して通信を行い、これらの操作入力デバイスの複数の表示素子をそれぞれ所定の表示グループに所属させるコマンド、および、表示グループに対応する輝度を指定するコマンドを発行する。 - 特許庁

A system controller 11 reads out input and output signal formats from signal processing apparatus 12 to 15 through a bus 10 and determines signal routes showing the order of connections of respective signal processing apparatus on the basis of the input and output signal formats and generates a signal route table.例文帳に追加

システム制御装置１１は、バス１０を介して、各信号処理装置１２乃至１５から入出力信号形式を読み出し、その入出力信号形式に基づいて、各信号処理装置の接続の順番を示す信号経路を決定し、その信号経路テーブルを作成する。 - 特許庁

In a step S6, an expected value is collated by an ECU diagnosis controller with a CAN (Controller Area Network) message retrieved and specified in a step S5 and a CAN message detected and extracted from a CAN bus in a step S2, and difference such as an insufficient CAN message, an excess CAN message, or a CAN message different from the expected data contents is detected.例文帳に追加

車両用故障部品探知装置は、ステップＳ６において、ＥＣＵ診断コントローラにより、ステップＳ５にて検索されて特定されたＣＡＮ（Ｃｏｎｔｒｏｌｌｅｒ Ａｒｅａ Ｎｅｔｗｏｒｋ）メッセージと、ステップＳ２にてＣＡＮバスから検出されて抽出されたＣＡＮメッセージとの期待値照合を行い、不足するＣＡＮメッセージ若しくは余計なＣＡＮメッセージ、さらには、期待したデータ内容と異なるＣＡＮメッセージといった差分を検出する。 - 特許庁

When determining that conditions of shifting a DRAM 101 to a refresh mode are established, a power saving control circuit 213 of a DRAM controller 208 fixes the state of a signal output to each of data signal lines configuring a DRAM bus 115 to a Low level, and stops the supply of a reference voltage to each of the data signal lines configuring the DRAM bus 115 by a TV power source 106.例文帳に追加

ＤＲＡＭコントローラ２０８の省電力制御回路２１３は、ＤＲＡＭ１０１がリフレッシュモードに移行させるべき条件が成立したと判定した場合、ＤＲＡＭコントローラ２０８がＤＲＡＭバス１１５を構成する各データ信号線へ出力する信号の状態をＬｏｗレベルに固定するとともに、ＴＶ電源１０６によるＤＲＡＭバス１１５を構成する各データ信号線への基準電圧の供給を停止するように制御する構成を特徴とする。 - 特許庁

An ultrasonic photographing portion 1 and a personal computer 2 are interconnected and constituted through a bus line 3, a CPU 6 and a graphics controller 11 simultaneously display and control respective images in an M-mode and a B-mode formed by an image reconstituting portion 5 onto respective display regions of a monitor device 12.例文帳に追加

超音波撮影部１とパーソナルコンピュータ２とがバスライン３を介して相互接続されて構成されており、ＣＰＵ６及びグラフィクスコントローラ１１が、画像再構成部５により形成されたＭモード及びＢモードの各画像をモニタ装置１２の各表示領域にそれぞれ同時に表示制御する。 - 特許庁

To reduce the capacity of a buffer memory and to execute a sufficient number of times of retry by setting the total number of times of retry with respect to a series of input/output requests in a disk control system where a disk controller and a disk device are connected through a bus for disk interface such as IDE and SCSI.例文帳に追加

ディスク制御装置とディスク装置とをＩＤＥやＳＣＳＩ等のディスクインタフェース用バスを介して接続してなるディスク制御システムにおいて、一連の入出力要求に対してリトライ回数の総数を設定することで、バッファメモリの容量の低減化を図るとともに、リトライを充分な回数行なえるようにする。 - 特許庁

The bus controller 20 has an address comparing part 21 for comparing the memory access address with the address for replacement control from the trace memory, and a replacement processing part 24 for replacing the instruction code or data read from the external memory with another instruction code or data when a comparison result by the address comparing part satisfies a prescribed condition.例文帳に追加

バスコントローラ２０は、メモリアクセスアドレスとトレースメモリからの置換制御用アドレスとを比較するアドレス比較部２１と、外部メモリから読み出された命令コードまたはデータについて、アドレス比較部による比較結果が所定の条件を満たす場合は、別の命令コードまたはデータに置き換える置換処理部２４を有する。 - 特許庁

The time-out control device is expected to control a time-out at the time of packet transfer between terminal devices connected to different buses, measures the delay time needed from the transmission of a request packet to a terminal device (controller) connected through a bus to the reception of a response packet by a delay measuring means.例文帳に追加

異なるバスに接続された端末装置間でのパケット転送の際のタイムアウトを制御するタイムアウト制御装置を前提とし、タイムアウト制御装置は、遅延測定手段は、バスを介して接続された端末装置（制御装置）へのリクエスト・パケットの送信からレスポンス・パケットの受信までに要する遅延時間を測定する。 - 特許庁

Based upon a control signal supplied from a system controller 19 through a parallel bus 22, an IC 7 for data supply discontinuously supplies MP3 audio data supplied from an RF amplifier 6 to an AV decoder 9 such that (m) (m: natural number) frames are not contained in data to be skipped in reading without being supplied to the AV decoder 9.例文帳に追加

データ供給用ＩＣ７は、パラレスバス２２を介してシステムコントローラ１９から供給された制御信号に基づき、ＡＶデコーダ９に供給されず、読み飛ばされるデータにフレームがｍ（ｍ：自然数）含まれないように、ＲＦアンプ６から供給されたＭＰ３オーディオデータを、不連続にＡＶデコーダ９に供給する。 - 特許庁

Each of waveform shapers 14-1 to 14-3 expands/reduces the pulse width of the pulse width modulation signal, which is a gate pulse, through positive/negative sign information indicative of whether a bus voltage is positive or negative and a phase operation rate and the amplitude operation rate supplied from the fine-adjustment controller 13.例文帳に追加

波形整形器１４−１〜１４−３のそれぞれは、バス電圧が正の電圧であるかまたは負の電圧であるかを示す正負符号情報、並びに微調整制御器１３から供給される位相操作量および振幅操作量によって、ゲートパルスであるパルス幅変調信号のパルスの幅を伸縮させる。 - 特許庁

To provide a power-saving controller and a power-saving control method, allowing easy mounting of transition processing to a power-saving mode of a CPU (Central Processing Unit) during poling processing, allowing a high-speed bus use load from the CPU during the poling processing to be reduced, and allowing contribution even to performance improvement of the whole system.例文帳に追加

ポーリング処理中におけるＣＰＵの省電力モードへの遷移処理を容易に実装することができ、かつポーリング処理中におけるＣＰＵからの高速なバス使用負荷が軽減されてシステム全体の性能向上にも寄与することができる省電力制御装置、および省電力制御方法を提供する。 - 特許庁

The CPU 53 reads compression image data and its attribute information from a memory 54 and outputs the same, a result of reliability determination, and area designation information for designating an area to be output to a second image processor 66 via a bus controller 67 so as to have the second image processor 66 perform processing.例文帳に追加

ＣＰＵ５３は、第２画像処理装置６６に処理をさせるべく、圧縮画像データ及びその付帯情報をメモリ５４から読み出してこれらと、信頼判定の結果と、出力対象の領域を指定する領域指定情報とを、バス制御装置６７を介して第２画像処理装置６６に出力する。 - 特許庁

This is a charging method for squibs which charges each accumulating device 13 built in or annexed to each squib 1 being selectively operable by electric energy or electric signals supplied from an ignition controller 17 to which a plurality of squibs 1 are connected via a bus 19 common to the ignition controllers 17.例文帳に追加

点火制御装置１７に共通のバス１９を介して複数個のスクイブ１が接続され、前記点火制御装置１７から供給される電気エネルギーおよび電気信号によって選択的に作動可能な各スクイブ１に内蔵または付属される各蓄電デバイス１３に充電を行うスクイブの充電方法である。 - 特許庁

The IP-PBX 1 is provided with a call control information master table for accommodating call control information of a control object terminal in a memory in a multimedia gateway controller 2, and protocol handlers 4-1 to 4-4 are provided on system bus 101 or an extended system 102 by the number corresponding to the scale of channels.例文帳に追加

ＩＰ−ＰＢＸ１において、マルチメディア・ゲートウェイ・コントローラ２内のメモリ４に制御対象端末の呼制御情報を収容する呼制御情報マスタテーブルを備え、システムバス１０１ないし拡張されたシステム１０２上にプロトコルハンドラ４−１〜４−４を回線規模に応じた数だけ設ける。 - 特許庁

Further, a clock MDC propagation which complies with the standard of the MDIO interface and is carried out between the host controller IC 40 and the transceiver IC 1 and a clock SCL propagation of the standard of the I^2C which is carried out between the transceiver IC 1 and the peripheral IC 2 are all performed on the clock bus 3b.例文帳に追加

またホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったクロックＭＤＣの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ^２Ｃの規格に則ったクロックＳＣＬの伝搬とのいずれもが、クロック用バス３ｂ上で行われる。 - 特許庁

A sound input output power level measuring apparatus 10 included in an automatic test system 1 is configured of a digital oscilloscope 32, a simulated sound processor 41, control PCs 5 and a bus controller 6, and measures with the digital oscilloscope 32 the sound input output power level of a sound processor K10 connected to a BOX 2 for connecting an instrument to be tested.例文帳に追加

自動試験システム１が備える音声入出力レベル測定装置１０は、デジタルオシロスコープ３２，擬似音声処理器４１，制御ＰＣ群５，及びバスコントローラ６を含んで構成されており、供試器接続用ＢＯＸ２に接続された音声処理器Ｋ１０の音声入出力レベルを、デジタルオシロスコープ３２で測定する。 - 特許庁

The power-regulating apparatus continuously regulates a phase difference δ between the stator 2-1 and the rotor 2-2 of a phase device 2 to the load power command by a controller 5 and a drive device 4, and regulates the power flowing to the power system bus 1 by regulating the power consumption of the phase device 2, in response to this phase difference δ.例文帳に追加

負荷電力指令に対して、制御装置５と駆動装置４とにより位相機２の固定子２−１と回転子２−２との位相差δを連続的に調整し、この位相差δに応じて位相機２の消費電力を調整することにより電力系統母線１を流れる電力の値を調整する。 - 特許庁

In the DMA controller 50, an access request with a high priority order of priority is selected from the plurality of access requests of the blocks 11-36, and in a plurality of processes to be executed due to the selected access request, use efficiency of the bus BS2 connected to an SDRAM 70 is adjusted such that it is substantially constant.例文帳に追加

ＤＭＡコントローラ５０は、ブロック１１〜３６の複数のアクセス要求のうち、優先順位の高いアクセス要求を選択し、その選択したアクセス要求に起因して実行される複数の処理において、ＳＤＲＡＭ７０に接続されたバスＢＳ２の使用効率が略一定になるように調整する。 - 特許庁

This method employs a combination of a technique in which a counter torque signal supplied to a standard motor controller MC4 reverses armature current for braking start, and a technique in which a dissipative load R5 is switched between a DC voltage bus and the ground, and regenerative current dissipates with the deceleration of a motor M3.例文帳に追加

逆トルク信号が標準的なモータコントローラＭＣ４に与えられて、これが電機子電流を逆にして制動を開始する技術と、散逸性負荷Ｒ５がＤＣ電圧バスと大地との間で切り替えられて、モータＭ３が減速するにつれて回生電流を散逸させるようにする技術とを組み合わせて使用する。 - 特許庁

A controller in the interface card responds to a manufacturer of a hard disk device connected electrically, an equipment number, and a type of the device, in response to a query of a BIOS by a bus interface, and expands the hard disk interface of a type not supported inherently by the mother board, by emulating a hard disk control unit existing on the mother board.例文帳に追加

このインターフェースカード内のコントローラは、バスインタフェースによりＢＩＯＳのクエリに応じ、電気的な接続をしているハードディスク・デバイスの製造業者、機器番号、デバイスのタイプをレスポンスし、マザーボード上にあるハードディスクコントロールユニットを模擬することで、マザーボードが本来支援しないタイプのハードディスクインターフェースを拡充する。 - 特許庁

When the cursor is moved to a position of a desired program with a remote controller which is not illustrated and the video recording reservation of the program is instructed, the channel number, the date of broadcasting, the broadcast start time and the broadcast end time of the program reserved to be recorded are transmitted from a TV 1 through an AV bus 9 to a first VTR 2, for example.例文帳に追加

図示せぬリモコンによりカーソルを所望の番組の位置に移動させ、その番組の録画予約を指示すると、ＴＶ１より録画予約された番組のチャンネル番号、放送日、放送開始時刻、および放送終了時刻が、ＡＶバス９を介して例えば第１ＶＴＲ２に送信される。 - 特許庁

In electronic equipment 20, when a bus reset signal or a reset command is input from a host device 1, a device controller 30 judges whether or not IDE initialization processing is under execution, and continues the IDE initialization processing under execution if under execution, or starts the IDE initialization processing otherwise.例文帳に追加

電子機器２０において、デバイスコントローラ３０は、ホスト装置１からバスリセット信号やリセットコマンドが入力されると、ＩＤＥ初期設定処理を実行中かを判断し、実行中ならば実行中のＩＤＥ初期設定処理を継続し、実行中でないならばＩＤＥ初期設定処理を開始する。 - 特許庁

Once the instantaneous interruption detection device 30 outputs an interrupt signal IR indicating a detection of the instantaneous interruption, the tester controller 10 performs a software interrupt indicating the occurrence of the instantaneous interruption to a redundancy control device 40 and each of redundancy computation devices 50a to 50n included in the redundancy system 20 via the bus B.例文帳に追加

テスタコントローラ１０は、瞬低検出装置３０から瞬低を検出した旨を示す割り込み信号ＩＲが出力されると、瞬低が生じた旨を示すソフトウェア割り込みを、バスＢを介してリダンダンシシステム２０が備えるリダンダンシ制御装置４０及びリダンダンシ演算装置５０ａ〜５０ｎの各々に対して行う。 - 特許庁

A communication controller 7 is provided with a TCP/IP engine section 15 which performs TCP/IP communication by operating a resource, a network interface section 11 which performs data transfer etc., between outside equipment and the engine section 15, and a bus interface section 13 which performs data transfer etc., between a CPU 2 and the engine section 15.例文帳に追加

通信コントローラ７は、リソースを操作してＴＣＰ／ＩＰ通信を行うＴＣＰ／ＩＰエンジン部１５と、外部機器とＴＣＰ／ＩＰエンジン部１５との間のデータの受け渡し等を行うネットワークインタフェース部１１と、ＣＰＵ２とＴＣＰ／ＩＰエンジン部１５との間のデータの受け渡し等を行うバスインタフェース部１３とを具備する。 - 特許庁

Graphic data of display objects in a GUI picture prepared for a target device 10 are packetized in the format of bit map data etc., for asynchronous transfer mode, transmitted to a controller 20 by asynchronous connection through a bus line 1, and displayed at arbitrary positions in a display picture on a display part 23 which is prepared for the controlling 20.例文帳に追加

ターゲット機器１０に用意されたＧＵＩ画面中の表示物のグラフィックデータを、ビットマップデータなどの形式でアシンクロナス転送モード用にパケット化し、バスライン１を経由したアシンクロナスコネクションでコントローラ２０に伝送し、コントローラ２０に用意された表示部２３の表示画面中の任意の位置に表示する。 - 特許庁

When the address of a pixel under consideration is designated, the memory controller 7 automatically generates an address corresponding to the filter processing based on the registered pattern to the image memory 3, and burst transfers picture data to be used for the filter processing read form the image memory 3 according to its access based on the registered pattern to a system bus 5.例文帳に追加

注目画素のアドレスが指定されると、メモリコントローラ７は、画像メモリ３に対して、登録パターンに基づいて、フィルタ処理に応じたアドレスを自動的に発生し、一方で、システムバス５に対して、登録パターンに基づくアクセスにより画像メモリ３から読み出したフィルタ処理に使用する画像データをバースト転送する。 - 特許庁

The private branch exchange comprises a channel switch 2, a controller 3, a storage unit 4 having an incoming time set table 6, an unanswered transfer destination table 7, an unanswered transfer ID table 8, and an agent table 9, a control bus BL, an extension interfaces IN to INn, outside line interfaces IG1 to IGk, and channels P1 to Pn, rp to rk.例文帳に追加

通話路スイッチ２と、制御装置３と、着信時間設定テーブル６、不応答転送先テーブル７、不応答転送ＩＤテーブル８、代行者テーブル９のメモリ領域５を有する記憶装置４と、制御バスＢL、内線インタフェースＩN1〜ＩNn、外線インタフェースＩG1〜ＩGk、通話路ｐ1〜ｐn，ｒ1〜ｒkを備える。 - 特許庁

Data MDIO propagation which complies with the standard of an MDIO (management data input and output) interface and is carried out between a host controller IC 40 and the transceiver IC 1 and data SDA propagation which complies with the standard of an I^2C and is carried out between the transceiver IC 1 and a peripheral IC 2 are all performed on the data bus 3a.例文帳に追加

ホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったデータＭＤＩＯの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ^２Ｃの規格に則ったデータＳＤＡの伝搬とのいずれもが、データ用バス３ａ上で行われる。 - 特許庁

A power system 10 includes a DC bus 16 for receiving DC power 14, a line side converter 34 for converting the DC power to AC power 20 with a regulated voltage output to feed it into an electrical system 22, and a power conversion control system 24 comprising a line side controller 36 for controlling the line side converter.例文帳に追加

電力システム１０は、ＤＣ電力１４を受けるＤＣバス１６と、ＤＣ電力を調整された電圧出力を有するＡＣ電力２０に変換し、電気系統２２に供給するラインサイドコンバータ３４と、ラインサイドコンバータを制御するラインサイドコントローラ３６を備える電力変換制御システム２４とを備える。 - 特許庁

The microprocessor for use in a personal computer or the like comprises a bus state controller BSC which includes control registers such as wait control registers WCR1 and WCR2 and is capable of parallelly controlling interfaces of various semiconductor memories such as a ROM, a burst ROM, a SRAM, a PSRAM, a DRAM and a synchronous DRAM and PC cards such as memory and I/O cards.例文帳に追加

パーソナルコンピュータ等に内蔵されるマイクロプロセッサに、ウェイトコントロールレジスタＷＣＲ１及びＷＣＲ２等のコントロールレジスタを含みかつＲＯＭ，バーストＲＯＭ，ＳＲＡＭ，ＰＳＲＡＭ，ＤＲＡＭ及びシンクロナスＤＲＡＭ等の各種半導体メモリやメモリカード及びＩ／Ｏカード等のＰＣカードのインターフェイスを並行制御しうるバスステートコントローラＢＳＣを設ける。 - 特許庁

The sequence controller 30 sets the busy bit of a status register in the TFR 12, waits the passage of a device existence detection period TA on the side of the SATA bus, and then, sets a device non-existence code in the status register of the TFR 12 when the non-existence of the SATA device 4 is detected after the period TA elapses.例文帳に追加

シーケンスコントローラ３０は、ハードリセット後、ＴＦＲ１２のステータスレジスタのビジービットをセットして、ＳＡＴＡバス側でのデバイス存在検知期間ＴＡの経過をウェイトし、期間ＴＡが経過した後に、ＳＡＴＡデバイス４が非存在であることが検知された場合に、ＴＦＲ１２のステータスレジスタにデバイス非存在コードを設定する。 - 特許庁

A master controller 20 estimates time when a voltage difference between the charge/discharge main bus 28 and the storage battery pack rows 44 becomes a preliminarily set voltage difference or less to cancel On-command nullification processing by a nullification circuit 72, and reduces a charge/discharge current prior to a float time preliminarily set based on the estimated time.例文帳に追加

マスタコントローラ２０は、充放電メインバス２８と蓄電池パック列４４の間の電圧差が予め定めた電圧差以下となって無効化回路７２によるオン指令無効化処理が解除される時間を推定し、推定された時間から予め定めた余裕時間の前より充放電電流を低減する。 - 特許庁

For transfer from the ICs 2 and 3 to the system controller IC 1, the DMA acknowledge signals 52 and 53 are issued to the ICs 2 and 3 respectively and the ICs 2 and 3 are placed in a high-impedance state in Lo pulse periods wherein the DMA acknowledge signals 52 and 53 are not effective so as to prevent signals from colliding against each other on the external data bus line 51.例文帳に追加

ＩＣ２、３からシステムコントローラＩＣ１に転送する場合は、ＩＣ２、３それぞれにＤＭＡアクノリッジ信号５２、５３を発行し、ＤＭＡアクノリッジ信号５２、５３が有効でないＬｏパルス期間のときＩＣ２，３は、外部データバスライン５１での信号衝突を防ぐためにハイインピーダンス状態とする。 - 特許庁

The controller is provided with a system interface connected electrically to a computer system, a memory interface connected electrically to the memory module, a data buffer for buffering a data, and a data compression/depression module connected electrically to the data buffer via an interactive bus to compress/depress the data stored in the data buffer.例文帳に追加

コントローラは、コンピュータシステムに電気的に接続されたシステムインターフェイスと、メモリーモジュールに電気的に接続されたメモリーインターフェイスと、データをバッファリングするためのデータバッファと、データバッファに記憶されたデータを圧縮/解凍するために、双方向バスを介してデータバッファに電気的に接続されたデータ圧縮/解凍モジュールとを備える。 - 特許庁

The process plant includes a process controller connected to a process control input/output device for performing a process control function, and a safety logic solver connected to a safety field device to communicate through a first communication bus, and the safety logic module system includes a computer readable memory storing in the safety logic module.例文帳に追加

プロセスプラントに、プロセス制御機能を実行するプロセス制御入力／出力デバイスと、安全フィールドデバイスに接続されている安全ロジックソルバとに第一の通信バスを介して通信可能に接続されているプロセスコントローラを備え、安全ロジックモジュールシステムは、安全ロジックモジュールが格納されたコンピュータ読み取り可能メモリを備えている。 - 特許庁

To provide a system and methods which construct a communication link in a process control system having a local I/O interface and a remote I/O interface connected through a remote I/O communication bus in a communicable way and a controller connected to an I/O device through a remote I/O communication link.例文帳に追加

リモートＩ／Ｏ通信バスを介して通信可能に結合されたローカルＩ／ＯインタフェースおよびリモートＩ／Ｏインタフェースを有する、リモートＩ／Ｏ通信リンクを介してＩ／Ｏ装置に接続されたコントローラを有するプロセス制御システムにおいて通信リンクを構成するシステムおよび方法を提供すること。 - 特許庁

When the screen is switched to a navigation screen from such state that a recording screen of the mode 2 is displayed, in the controller 29 the load of the CPU and the bus is released so as to make a navigator function operable because it is necessary to perform display and guidance in the navigator function simultaneously with recording, and the speed is reduced a little to perform recording.例文帳に追加

モード２の録音画面を表示している状態からナビ画面に切り替えると、録音と同時にナビ機能における表示・案内を実施する必要があるため、制御装置２９においてはナビ機能が動作できるだけのＣＰＵや、バスの負荷を解放し、速度を少し落として録音する。 - 特許庁

A BIOS 3 reads the characteristic dispersion information stored on the ROM 5 when it is started, finds the optimal value of the buffer capability of each of semiconductor memories on the basis of that characteristic dispersion information and performs setting processing for suitably controlling the buffer capability of each of semiconductor memories via a local bus to a memory controller 4.例文帳に追加

ＢＩＯＳ３は、起動された際にＲＯＭ５に記憶されている特性ばらつき情報を読み込み、その特性ばらつき情報に基づいて、各半導体メモリのバッファ能力の最適値を求め、各半導体メモリのバッファ能力を適度に調整するための設定処理をローカルバスを通じてメモリコントローラ４に対して行う。 - 特許庁

In a form of autonomous control over the clock-synchronized operation of the control circuit, the bus controller renders the control circuit operable in synchronism with the clock signal by opening a transmission path of the clock signal to the control circuit, and stops the operation of the control circuit synchronized with the clock signal, by blocking the transmission path.例文帳に追加

制御回路のクロック同期動作に対する自律的制御態様として、バスコントローラは、制御回路へのクロック信号の伝達経路を導通させることによって制御回路をクロック信号に同期させて動作可能とし、前記伝達経路を遮断することによって制御回路の前記クロック信号に同期する動作を停止させる。 - 特許庁

The control part 410 performs write control for writing a register value in the first to n-th register parts REG1 to REGn of the first to n-th circuit devices 100-1 to 100-n, and increases the driving ability of the controller-side output buffer OBX when any communication error occurs in the communication through the bus BSG.例文帳に追加

制御部４１０は、第１〜第ｎの回路装置１００−１〜１００−ｎの第１〜第ｎのレジスター部ＲＥＧ１〜ＲＥＧｎに対してレジスター値を書き込むための書き込み制御を行い、バスＢＳＧを介した通信において通信エラーが発生した場合には、制御装置側出力バッファーＯＢＸの駆動能力を増加させる設定を行う。 - 特許庁

In this recording and reproducing control system where a data processing controller 10 is connected to a digital still camera 20 through an IEEE 1394 serial bus 50, the digital still camera 20 assigns an unequivocal discrimination number to each of plural files, which are hierarchized and recorded in a set flash memory 32, and uses these discrimination numbers to manage the files.例文帳に追加

ＩＥＥＥ１３９４シリアルバス５０によりデータ処理制御装置１０とディジタルスチルカメラ２０とが接続された記録再生制御システムにおいて、ディジタルスチルカメラ２０は、装着されたフラッシュメモリ３２に階層化されて記録された複数のファイルのそれぞれに対して一意の識別番号を割り当て、これらの識別番号を用いてファイルの管理を行う。 - 特許庁

The display apparatus is equipped with a display panel, having a plurality of pixels; a source driver 20 to drive a plurality of pixels PX, corresponding to a plurality of pixel data constituting digital image signals; and a controller 5 controlling the source driver 20 while transferring a plurality of pixel data in parallel, in a given number via a differential signal bus group DB to the source driver 20.例文帳に追加

表示装置は複数の画素を有する表示パネルと、デジタル画像信号を構成する複数の画素データに対応して複数の画素ＰＸを駆動するソースドライバ２０と、複数の画素データを所定数ずつ並列的に差動信号バス群ＤＢを介してソースドライバ２０に転送しながらソースドライバ２０を制御するコントローラ５とを備える。 - 特許庁

A printer 104 connected to copying machines 103, 106 and an image data controller 102 through an IEEE 1394 bus checks an option state and a job state and broadcasts its state to other device in an isochronous mode when the state is subject to change from the transmission of a preceding state or a prescribed time elapses from the preceding transmission.例文帳に追加

ＩＥＥＥ１３９４バスで複写機１０３，１０６、画像データコントローラ１０２に接続されたプリンタ１０４は、そのオプションの状態及びジョブの状態をチェックし、前回状態を送信したときから状態が変化している場合、あるいは、前回送信から所定時間経過している場合に、その状態をアイソクロナスモードで他の機器にブロードキャスト送信する。 - 特許庁