「bus controller」に関連した英語例文の一覧と使い方(20ページ目) - Weblio英語例文検索

To implement a PCI bus system which does not support hot-swap, and is capable of restarting control without restarting a controller when only a power source on the controlled board side is turned off and then turned on again.例文帳に追加

ホットスワップに対応していないＰＣＩバスシステムで、被制御ボード側のみの電源をオフして再投入した時に、コントローラを再起動せずに制御を再開することが可能なＰＣＩバスシステムを実現する。 - 特許庁

At the time of transferring demodulation data from a demodulation circuit to a bus controller controlling access to the buffer memory, the data type of demodulation data which is scheduled to be sent next is sent together.例文帳に追加

このため、バッファメモリへのアクセスを制御するバス制御装置への復調回路からの復調データの転送に際して、次に送られてくる予定の復調データのデータ種別も併せて送られてくるようにする。 - 特許庁

ATM frame data 100, inputted from the side of STM, are added with a parity bit by a PTY-generating part 10 and a PTY-imparting part 12, transferred via an I/O port 16 and a data bus 36 to a RAM 20 by the control of a DMA controller 18 and successively written on the RAM 20.例文帳に追加

STM 側から入力されたATM フレーム・データ100 は、PTY 生成部10とPTY 付与部12によりパリティビットが付加され、DMA コントローラ18の制御によりI/O ポート16およびデータ・バス36を介してRAM20 に転送されRAM20に順番に書き込まれる。 - 特許庁

The processor device is provided with an arithmetic processing part 11, a trace memory 12 for storing trace data of the arithmetic processing part, and a bus controller 20 for performing access control to an external memory 30 according to a memory access address from the arithmetic processing part.例文帳に追加

演算処理部１１と、演算処理部のトレースデータを格納するトレースメモリ１２と、演算処理部からのメモリアクセスアドレスに従って外部メモリ３０に対するアクセス制御を行うバスコントローラ２０を備える。 - 特許庁

Data transferred from a BUS 1 (IEEE1394, USB) is encrypted with second encryption processing (DES), and the encrypted data is written in an external SDRAM 50 through an external terminal of the data transfer controller 30.例文帳に追加

ＢＵＳ１（ＩＥＥＥ１３９４、ＵＳＢ）から転送されるデータを第２の暗号化処理（ＤＥＳ）で暗号化し、暗号化データを、データ転送制御装置３０の外部端子を介して外部のＳＤＲＡＭ５０に書き込む。 - 特許庁

A PDL controller 12 obtains codec information 31 representing an encoding format that a body control section 11 supports, and discriminates the kind of a bus 19 by measuring a response time after transmission of sample data 32.例文帳に追加

ＰＤＬコントローラ１２は、本体制御部１１がサポートする符号化形式を示すコーデック情報３１を取得し、サンプルデータ３２の送信後の応答時間を測定することによってバス１９の種別を判定する。 - 特許庁

To solve the problem that overall throughput of a system is deteriorated when accesses to a shared memory conflict in a multiprocessor system configured of processors, an arithmetic means and a shared memory accessible from a LAN controller via each bus.例文帳に追加

プロセッサと演算手段およびＬＡＮコントローラから各バスを介してアクセス可能な共有メモリで構成されるマルチプロセッサシステムにおいて、共有メモリへのアクセスが競合するとシステム全体のスループットが低下する。 - 特許庁

The operation information given from a bus 1 and the arithmetic processing results obtained by a center controller 43 are stored in a server 44 and can be accessed from a computer 46 via a LAN 45 that is connected to the server 44.例文帳に追加

バス１からの運行情報と、センタ制御装置４３による演算処理の結果は、サーバ４４に蓄積され、サーバ４４に接続されているＬＡＮ４５を介してコンピュータ４６からアクセス可能に構成されている。 - 特許庁

A relay module 40 has a live list 411 internally, and accesses a more stable one between bus systems α system 21 and β system 22 according to the list 411 when access is requested from the host controller 30.例文帳に追加

中継モジュール４０は、内部にライブリスト４１１を持ち、上位コントローラ３０からアクセスを要求された場合に、ライブリスト４１１に従ってバス系統α系２１及びβ系２２のうち、健全な方にアクセスする。 - 特許庁

An external bus controller 14A is adapted to extend, when the wait signal MWAIT is given, the access time to a ROM 1 while the wait signal MWAIT is being given.例文帳に追加

更に、外部バスコントローラ１４Ａは、ウエイト信号ＭＷＡＩＴが与えられたときには、このウエイト信号ＭＷＡＩＴが与えられている期間中、ＲＯＭ１に対するアクセス時間を延長するように構成する。 - 特許庁

To provide a controller system by which a parallel bus is constantly used in active CPUs and a failed CPU is replaced and maintained while continuing control by activating a system.例文帳に追加

本発明は、稼働ＣＰＵ間にて常時パラレルバスが使用でき、またシステムを稼動させて制御を継続させたまま故障したＣＰＵを交換保守することが可能なコントローラシステムを提供することを課題とする。 - 特許庁

When the data is printed out to the HDD 200 without spooling, the controller 100 acquires the bus right and delivers a developed print data, as it is, to a plotter engine 400 through an MSU 300 on the route (3).例文帳に追加

その後、ＨＤＤ２００にデータをスプールすることなしに印字出力する場合は、コントローラ１００がバス権を取得し、展開した印字データを の経路でＭＳＵ３００を介してそのままプロッタエンジン４００に送る。 - 特許庁

A display device includes: a first set of data buses coupled between a timing controller and a first line driver; and a second set of at least one data bus coupled between the first line driver and a second line driver.例文帳に追加

タイミングコントローラと第１ラインドライバとを連結する第１群のデータバスと、第１ラインドライバと第２ラインドライバとを連結する少なくとも一つのデータバスを含む第２群のデータバスと、を備えるディスプレイ装置である。 - 特許庁

At an instruction fetch request from the CPU 1, the bus controller 4 reads the instruction corresponding to the retrieval result of the peripheral hardware 3 for retrieval out of a comparison object register 3-1 and provides it for the CPU 1.例文帳に追加

バスコントローラ４はＣＰＵ１からの命令フェッチ要求があると、検索用周辺ハードウェア３による検索結果に対応する命令を比較対象レジスタ３−１から読み出し、ＣＰＵ１に提供する。 - 特許庁

A controller 30 replaces and rewrites the node IDs written in the arbitration field and the auxiliary field of the message packet sent from the communication apparatus 10 and sends out the resultant message packet on the bus.例文帳に追加

そして、制御装置３０が、通信装置１０の送出したメッセージパケットのアービトレーションフィールドと補助フィールドとに書き込まれたノードＩＤを入れ替えて再書き込みを行い、そのメッセージパケットをバス上に送出する。 - 特許庁

An application software 100 constituted of a plurality of functions comprises independent function modules 200 for respectively performing each function and a bus controller 300 for controlling communication among the function modules.例文帳に追加

複数の機能から構成されるアプリケーションソフトウェア１００について、それぞれの機能を実現する独立した機能モジュール２００と、各機能モジュール間での通信を制御するバスコントローラ３００とから構成する。 - 特許庁

An SDRAM control part 43 configuring a memory controller 40 is connected through a bus(signal line) to each memory M1 and M2, and a signal is transmitted between the memories M1 and M2 according to the instruction content of a CPU 11.例文帳に追加

メモリコントローラ４０を構成するＳＤＲＡＭ制御部４３はバス（信号線）により各メモリＭ１、Ｍ２と相互接続され、ＣＰＵ１１の命令内容に従って、各メモリＭ１、Ｍ２との間で信号を伝送させる。 - 特許庁

Each MMR connected to a controller and a field bus 14 comprises an MMR breaker 1 and a control circuit 4, a motor 15 is connected to a power line 10 through the breaker 1 and started/stopped by a contactor 8.例文帳に追加

コントローラ１１とフィールドバス１４に接続された各ＭＭＲは、ＭＭＲ遮断器１と制御回路４からなり、モータ１５は遮断器１を介して電力線１０に接続され、接触器８により起動／停止される。 - 特許庁

Signals entering from a telegraph bus 14 are passed through a switchboard 25, connected through a coder 16 inside a single voice coder 17, a channel controller 18 and an RFU 21 to an RF channel and made to reach a radio subscriber.例文帳に追加

電信幹線１４から入る信号は交換台２５を経て単一音声符後号器１７内の符後号器１６、チャンネル制御装置１８、ＲＦＵ２１を経てＲＦチャンネルにつながり、無線加入者に達する。 - 特許庁

In the case of transmission, the DMA controller 10 transfers the data stored by the memory 8 through a bus 6 to the memory 7, and when the CPU 3 applies predetermined processing to the transferred data stored in the memory 7, the communication controller 2 transmits the data stored in the memory 7 to which the predetermined processing has been already applied.例文帳に追加

送信時に、ＤＭＡコントローラ１０がメモリ８に記憶保持されたデータをメモリ７にバス６を介して転送し、ＣＰＵ３がメモリ７に記憶保持された転送されたデータに所定処理を施しているときに、通信コントローラ２はメモリ７に記憶保持された該所定処理が既に施されたデータを送信する。 - 特許庁

The camera module 16 sends out the image-processed data one after another as image data for each pixel to the controller 12 over a camera data bus according to a clock 18 of 22.5 MHz fed from the controller 12, and an LCD display 13 displays one frame of image data sent out in an Idle + TX slot section.例文帳に追加

画像処理されたデータは、制御部１２から供給される２２．５ＭＨｚのクロック１８により１ピクセル単位の画像データとして、カメラデータバスを介してカメラモジュール１６から制御部１２に順次送出され、Ｉｄｌｅ＋ＴＸスロット区間で１フレーム分の画像データが送出されてＬＣＤ表示部１３に表示される。 - 特許庁

This buffer management system contains a host CPU 2 operating by program control, other devices 3 and 4, a communication controller 1 and a system bus 5 connecting respective devices and used to transfer information, and the communication controller 1 comprises an MPU 10, a main memory 12, a buffer memory 13, a DMAC 11, and communication control LSIs 14.例文帳に追加

プログラム制御により動作する上位ＣＰＵ２と、他装置３、４と、通信制御装置１と、各装置間を接続し情報転送に使用されるシステムバス５とを具備し、通信制御装置１は、ＭＰＵ１０と、主メモリ１２と、バッファメモリ１３と、ＤＭＡＣ１１と、通信制御ＬＳＩ１４とにより構成される。 - 特許庁

A data transfer bus 41 is provided for normal transfer of data, indifferent to the operation of a transceiver 12, between a controller 16 and a display 19, so that, when the controller 16 runs a downloaded program, etc., the data can be transferred to and shown on the display 19.例文帳に追加

制御部１６と表示部１９との間には、送受信部１２の動作とは無関係に独立して常時データ転送を行えるデータ転送バス４１が設けられ、ダウンロードしたプログラムを制御部１６で実行する場合などに表示部１９にデータ転送して動作表示を行えるようになっている。 - 特許庁

The data processing time can be very much shortened, since in a system provided with a multiple port memory controller and at least one protocol conversion arbitration circuit according to the present invention, each of two or more modules can perform data transmission or reception with an external memory via the multiple port memory controller directly, without causing data to pass through a system bus, respectively.例文帳に追加

多重ポートメモリコントローラと、本発明による少なくとも一つのプロトコル変換仲裁回路とを備えるシステムは、複数個のモジュールのそれぞれがシステムバスを介さずに、直接的に前記多重ポートメモリコントローラを介して外部メモリとデータを送受信しうるので、データプロセシング時間が非常に短縮される。 - 特許庁

In this image formation device having a controller part 1 that processes image data from a host 28 and carrys out a sequence control and a plurality of expansion slots 6-8 connected to the same system bus as the code ROM 4 that stores the program for the controller part 1, all the expansion slots 6-8 are connected through one buffer 10.例文帳に追加

ホスト２８からの画像データ処理、シーケンス制御を行うコントローラ部１を有し、該コントローラ部１のプログラムを格納するコードＲＯＭ４と同一システムバスに接続される複数の拡張スロット６〜８を有する画像形成装置において、全ての拡張スロット６〜８を１つのバッファ１０を介して接続する。 - 特許庁

In the field bus system for generating a function block by allocating the function block mounted on field equipment to a face plate block mounted on a controller, connecting the function blocks and constructing the control loop, the controller is provided with a general purpose face plate block to which an optional function block can be allocated.例文帳に追加

フィールド機器に実装されているファンクションブロックを、制御装置に実装されているフェースプレートブロックに割り当てて機能ブロックを生成し、この機能ブロックを結合して制御ループを構築するフィールドバスシステムにおいて、 前記制御装置は、任意のファンクションブロックを割り当て可能とする汎用フェースプレートブロックを備える。 - 特許庁

To provide a DMA (direct memory access) controller, a printer, and a DMA control method that, even in a DMA transfer, transfers a USB (universal serial bus) packet with the amount of data corresponding to the DMA transfer by configuring the DMA transfer for a given amount of USB packet data to a USB interface controller.例文帳に追加

ＵＳＢインタフェース制御装置に対する任意のデータ量のＵＳＢパケットデータのＤＭＡ転送を設定し、ＤＭＡ転送を行った場合においても、該ＤＭＡ転送に応じたデータ量のＵＳＢパケットを転送可能としたＤＭＡ制御装置、印刷装置、及びＤＭＡ制御方法を提供する。 - 特許庁

A plurality of driver control cards delivering PWM signals as respective drive control signals to a power control section supplying a drive voltage to a plurality of motors, and a host controller circuit connected with the driver control cards through a bus line are arranged on a bus board and a differential signal is used as a PWM signal from the driver control card.例文帳に追加

バスボード上に、複数のモータに駆動電圧を供給する電力制御部に対しそれぞれ駆動制御信号としてＰＷＭ信号を出力する複数のドライバーコントロールカードと、これらにバスラインで接続された上位コントローラ回路とを配置し、ドライバーコントロールカードからのＰＷＭ信号として差動信号を用いるようにした。 - 特許庁

An adapter card (108) comprises: a memory (124) including an embedded proxy application (132) and a communication protocol stack (134), a processing unit (126) for executing an application code, a network controller (129) for interfacing with an internal network (102), and a bus protocol bridge (128) for interfacing with an internal bus (120) of a network server (106).例文帳に追加

アダプタカード（１０８）は、埋込みプロキシアプリケーション（１３２）および通信プロトコルスタック（１３４）を備えたメモリ（１２４）、アプリケーションコードを実行するための処理ユニット（１２６）、内部ネットワーク（１０２）とインターフェース接続するためのネットワークコントローラ（１２９）、ならびにネットワークサーバ（１０６）の内部バス（１２０）とインターフェース接続するためのバスプロトコルブリッジ（１２８）を備える。 - 特許庁

A memory controller 105 that applies write control to a nonvolatile memory 211 is integrated on a data bus 108 of a microcomputer integrated circuit 101 that conducts information compression processing and accesses directly the nonvolatile memory 211 not via a conventional port from the data bus 108 to attain quick memory access.例文帳に追加

情報圧縮処理を行なうマイクロコンピューター集積回路１０１に不揮発性メモリー２１１の書き込み制御を行なうメモリーコントローラ１０５をマイクロコンピューター集積回路１０１のデータバス１０８上に集積し、データバス１０８から汎用ポートを介することなく直接不揮発性メモリー２１１にアクセスする構成とすることでメモリーアクセスの高速化を可能とする。 - 特許庁

This expansion board for communication mounted in an expansion slot of a CPU board has: a connector for a local bus for communicating with a CPU inside the CPU board; a plurality of independent communication parts communicating with the outside of the CPU board; and a controller controlling the communication between the plurality of independent communication parts and the local bus.例文帳に追加

ＣＰＵボ−ドの拡張スロットに実装する通信用拡張ボ−ドであって、ＣＰＵボ−ド内部のＣＰＵと通信するロ−カルバス用コネクタと、ＣＰＵボ−ド外部と通信する複数の独立した通信部と、複数の独立した通信部と該ロ−カルバスとの通信を制御するコントロ−ラとを備える通信用拡張ボ−ドとする。 - 特許庁

This data transfer controller 30 includes: a serial data processing part 32 transferring serial data via a serial bus; a parallel data processing part 34 performing a data transfer process for parallel data into which the serial data are converted; a transfer mode detection part 36 detecting a data transfer mode of the serial bus; and a clock generation part 38 generating an operation clock supplied to each part.例文帳に追加

データ転送制御装置３０は、シリアルバスを介してシリアルデータを転送するシリアルデータ処理部３２と、シリアルデータを変換したパラレルデータのデータ転送処理を行うパラレルデータ処理部３４と、シリアルバスのデータ転送モードを検出する転送モード検出部３６と、各部に供給される動作クロックを生成するクロック生成部３８とを含む。 - 特許庁

In a process control system having a controller 103 and a plurality of input/output devices 140 in communication using a bus 110, a primary redundant device 120 and a secondary redundant device 122 are coupled to the bus, wherein the secondary redundant device is programmed to detect a primary redundant device fault.例文帳に追加

バス１１０を利用して通信する複数の入出力デバイス１４０および制御装置１０２を有するプロセス制御システム内において、第１冗長デバイス１２０および第２冗長デバイス１２２は前記バスに結合されており、そこでは、第２冗長デバイスは第１冗長デバイス障害を検出するようにプログラムされている。 - 特許庁

By connecting the plurality of memory boards to the VDP 80 in parallel by the performance control board 43, a performance controller 35 is configured using the plurality of memory boards whose data bus width is smaller than that of the performance control board 43.例文帳に追加

この演出制御基板４３により複数のメモリ基板を並列にＶＤＰ８０へ接続することで、演出制御基板４３よりもデータバス幅が小さい複数のメモリ基板を用いて演出制御装置３５を構成する。 - 特許庁

The memory controller 13 of the memory system 10 notifies an arbiter 17 on the bus of bank information which includes page open information of each bank in a memory 11, and information of the banks, rows, and reading/writing, or the like, which are the requested information within a request queue 15.例文帳に追加

メモリシステム１０は、メモリコントローラ１３がメモリ１１の各バンクのページオープン情報を含むバンク情報、リクエストキュー１５内のリクエスト情報であるバンク、ロウ、リードライト等の情報をバス上のアービタ１７に通知する。 - 特許庁

A built-in RAM 13 is partly moved to a vector address area by a bus controller 27 so as to obtain a correct vector address even if an interrupt occurs while a built-in ROM 18 is kept in its erase or write mode.例文帳に追加

バスコントローラ（２７）により、内蔵ＲＡＭ（１３）の一部をベクタアドレスエリアに移動するようにして、内蔵ＲＯＭ（１８）の消去又は書込み中において割込みが発生した場合でも、正しいベクタアドレスが得られるようにする。 - 特許庁

On the basis of an SCSI message 20 sent from an SCSI adapter 6 through an SCSI bus 7, the cache controller 12 can switch the control mode of discharging operation of data held in the cache memory 11 for each of data.例文帳に追加

キャッシュ制御装置１２は、ＳＣＳＩアダプタ６からＳＣＳＩバス７を介して送られてきたＳＣＳＩメッセージ２０に基づいて、キャッシュメモリ１１で保持されるデータの追い出し動作の制御モードをデータごとに切り替えることができる。 - 特許庁

To provide a controller for a magnetic tape unit which can process data in units of a plurality of bytes, and expand a data bus width to be processed without complicating a circuit or leading to an increase in circuit scale, thereby performing data transfer at high speed.例文帳に追加

複数バイト単位のデータ処理が可能であり、回路を複雑化せず、回路規模の増大を招くことなく、処理するデータバス幅を拡大することができ、データ転送の高速化を図れる磁気テープ装置の制御装置を提供する。 - 特許庁

A buffer memory controller 68 writes the sample data of one sampling time part inputted through an input/output path 69 in the buffer memories 64, 66 in the time of one sampling the microcomputer 14 occupies the bus 56 for performing the program.例文帳に追加

マイコン１４がプログラムを実行するためにバス５６を専有する１サンプル内の時間に、バッファメモリ制御装置６８は入出力経路６９を経て入力される１サンプル時間分のサンプルデータをバッファメモリ６４，６６に書き込む。 - 特許庁

To provide a device/method for transferring data capable of realizing data transfer while controlling a data transfer rate by using a DMA controller in a system for transferring data by using a bus shared by plural devices.例文帳に追加

複数の装置によって共有されるバスを用いてデータ転送を行うシステムにおいて、ＤＭＡコントローラを用いてデータ転送レートを制御しながらデータ転送を実現できるデータ転送装置及びその転送方法を提供する。 - 特許庁

In the semiconductor device 100, respective master devices M0 through Mn are connected to a plurality of buses B0 through B4, and output a processing request to a slave device 30 to a controller 20 via one allocated bus among the plurality of buses.例文帳に追加

半導体装置１００において、各マスタ装置Ｍ０〜Ｍｎは、複数のバスＢ０〜Ｂ４に接続され、複数のバスのうちの割当てられた１本のバスを介してスレーブ装置３０に対する処理要求をコントローラ２０に出力する。 - 特許庁

The system controller 100 is connected to a communication transfer device 1 for converting communication protocol and input/output I/F (Interface) through a USB (Universal Serial Bus) cable 2 and is also connected to an operating table 120 made by another company through a remote cable 3.例文帳に追加

システムコントローラ１００は、ＵＳＢケーブル２により通信プロトコルおよび入出力Ｉ／Ｆを変換するための通信転送装置１と接続され、さらにリモートケーブル３により他社製手術台１２０と接続されている。 - 特許庁

A lookahead DRAM controller 24 of the logic element 14 monitors the bus 36, predicts the contents of the next cycle, loads data for one column in a bank including a predicted address to a corresponding cache 18 and thus performs acceleration.例文帳に追加

ロジック・エレメント１４のルックアヘッドＤＲＡＭコントローラ２４は、バス３６を監視して次のサイクルの内容を予測し、予測されたアドレスを含むバンク中の１列分のデータを対応するキャッシュ１８にロードし、それにより高速化を図る。 - 特許庁

To reduce instruction fetch operation and to improve throughput by allowing a bus controller to provide a processing program based upon the retrieval result of retrieval hardware for a CPU in instruction fetch operation of an analyzing process program based upon the retrieval result.例文帳に追加

検索結果に基づく分析処理プログラムの命令フェッチ動作時に、検索ハードウェアの検索結果に基づいた処理プログラムをバスコントローラがＣＰＵへ提供することにより、命令フェッチ動作を減らし、処理効率を向上させる。 - 特許庁

Since a data conversion circuit 4 for converting YUV signals to the RGB signals is provided inside the controller 2 for the display device, the RGB signals are sent from the data conversion circuit 4 to a memory 3 for display without interposing a data bus.例文帳に追加

ＹＵＶ信号をＲＧＢ信号に変換するデータ変換回路４が表示装置用制御装置２内に設けられるので、データバスを介さずにＲＧＢ信号をデータ変換回路４から表示用メモリ３に送ることができる。 - 特許庁