「bus controller」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

This data transfer controller of IEEE1394 is provided with first buses 90, 92 and 94, second buses 96 and 98, third buses 100-109 and a forth bus 110 electrically connected to the application of a poststage, a CPU 66, a PHY chip and a RAM 80.例文帳に追加

ＩＥＥＥ１３９４のデータ転送制御装置において、後段のアプリケーション、ＣＰＵ６６、ＰＨＹチップ、ＲＡＭ８０に電気的に接続される第１のバス９０、９２、９４、第２のバス９６、９８、第３のバス１００〜１０９、第４のバス１１０を設ける。 - 特許庁

When a memory access request from a system bus 107 is sent and the address of an access object becomes clear, a node controller sends an ACTV command to a target node irrelevantly to the results of local snooping and global snooping and the target node inputs only a RAS address for its address.例文帳に追加

ノードコントローラ100において、システムバス107からのメモリアクセスリクエストが出、アクセス対象のアドレスが判明すれば、ローカルスヌープ、およびグローバルスヌープの結果の如何に拘らず、ACTVコマンドをターゲットノードに送付し、ターゲットノードにおいて、当該アドレスに対してRASアドレスのみの入力を行う。 - 特許庁

A node controller on an answering side or a repeating unit on a mutual connection network has an I/O flag register for recording that the precedent transaction is retried or holds answering, in order to ensure the order of the transaction issued from the same I/O bus.例文帳に追加

応答側のノードコントローラあるいは相互結合網上の中継ユニットは、同一Ｉ／Ｏバスから発行されたトランザクションの順序を保証するために、先行するトランザクションがリトライあるいは応答保留となったことを記録するＩ／Ｏフラグレジスタを有する。 - 特許庁

Each semiconductor device 1 can be mutually connected by the controller connecting interface 20, and the semiconductor device 1 detects the input condition of a control signal group FC1 and a data bus FIOB1 according to a timing in which a reset signal CRST is released just after power supply, and whether this should be operated as an ATA controller 2 or an extended flash memory is decided.例文帳に追加

コントローラ接続インターフェースによって各半導体装置１を相互に接続することができ、半導体装置１は電源投入直後のリセット信号ＣＲＳＴの解除されるタイミングに従い制御信号群ＦＣ１およびデータバスＦＩＯＢ１の入力条件を検知しＡＴＡコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁

The multiprocessor system constituted by coupling a plurality of system nodes by the coupling path using a bus or switch is provided with a means which sends an interruption signal from a peripheral IO device by freely switching to an arbitrary interruption controller included in a system node and a means which sends an interruption request signal from the interruption controller by freely switching to an arbitrary processor included in the system node.例文帳に追加

複数のシステムノードをバスまたはスイッチを用いた結合路により結合したマルチプロセッサシステムにおいて、周辺ＩＯ装置からの割込み信号をシステムノードに含まれている任意の割込みコントローラに自由に切替えて送る手段と、割込みコントローラからの割込み要求信号をシステムノードに含まれている任意のプロセッサに自由に切替えて送る手段とを設ける。 - 特許庁

In the system constructing the network with the plural electronic devices capable of connecting to the IEEE1394 serial data bus, the electronic device consists of a controller 11 and the tape reproducing device 12, and the controller 11 is arranged so as to search a VISS signal recorded on a tape of the tape reproducing device 12 by using the AV/C command.例文帳に追加

ＩＥＥＥ１３９４シリアルデータバスに接続することができる複数の電子機器でネットワークを構築するシステムであって、電子機器は制御装置とテープ再生装置とからなり、制御装置はＡＶ／Ｃコマンドを用いてテープ再生装置とからなり、制御装置はＡＶ／Ｃコマンドを用いてテープ再生装置のテープ上に記録されているＶＩＳＳ信号をサーチするようにしたことである。 - 特許庁

Each semiconductor device 1 can be connected to each other by the controller connecting interface, and the semiconductor device 1 detects input conditions of a control signal group FC1 and a data bus FIOB1 according to the timing of releasing a reset signal CRST just after power-ON to determine operation as an ATA controller or operation as an extension flash memory.例文帳に追加

コントローラ接続インターフェースによって各半導体装置１を相互に接続することができ、半導体装置１は電源投入直後のリセット信号ＣＲＳＴの解除されるタイミングに従い制御信号群ＦＣ１およびデータバスＦＩＯＢ１の入力条件を検知しＡＴＡコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁

An instruction signal for instructing the reading of picture data for the prescribed address of a picture memory 20, and the writing of zero data for the same address is generated from a printer interface part 13 through a local bus 15 to a memory controller 11, and then the memory controller 11 writes the zero data in the same address of the picture memory 20 following the memory reading based on the instruction signal.例文帳に追加

画像メモリ２０の所定アドレスに対して画像データをリードし、その後同一アドレスに対してゼロデータをライトすることを指示する指示信号を、プリンタインタフェイス部１３からローカルバス１５を介してメモリコントローラ１１に対して発生させることによって、メモリコントローラ１１は、その指示信号に基づいて、メモリリードに引き続いて、画像メモリ２０の同一アドレスにゼロデータをライトする。 - 特許庁

To achieve more effective bus usage by determining which transfer is given priority according to the remaining DMA transfer amount and a kind of interruption when an interruption request asking for immediacy is submitted, while carrying out DMA transfer in a system which has a DMA controller which can perform DMA transfer among a plurality of devices, and is connected with a plurality of devices sharing a ROM bus.例文帳に追加

複数のデバイス間でＤＭＡ転送を行えるＤＭＡコントローラを持ち、ＲＯＭバスを共有して複数のデバイスが接続しているシステムにおいて、ＤＭＡ転送している際に、即時性を求められる割り込み要求が入った場合に、残りのＤＭＡ転送量と割り込みの種類に応じてどちらの転送を優先させるかを判断することで、より効果的なバス使用方法を実現すること。 - 特許庁

This DMAC 40 comprises a read/write port 47 operable to receive data from said data source 10 via a source bus and to output said received data to said data destination 20 via a destination bus, wherein said direct memory access controller is operable in response to a predetermined number of clock pulses, to control said read/write port to output said received data to said data destination after receiving it.例文帳に追加

本ＤＭＡＣ４０は発信元バスを介してデータ発信元１０からデータを受信し、宛先バスを介してデータ宛先２０に受信したデータを出力するように動作可能な読み出し／書き込みポート４７を含み、所定の数のクロック・パルスに応答して読み出し／書き込みポートを制御し、前記所定の数のクロック・パルスを受信すると受信したデータをデータ宛先に対して出力する。 - 特許庁

In a CAN controller of each node connected to a CAN bus, an error state control part controls whether a current error state continues or shifts from the current error state to another error state by using count values of a reception error counter and a transmission error counter as determination conditions.例文帳に追加

ＣＡＮバスに接続された各ノードのＣＡＮコントローラにおいて、エラー状態制御部は、受信エラーカウンタと送信エラーカウンタのカウント値を判定条件に、現在のエラー状態が継続するか、現在のエラー状態から他のエラー状態に遷移するかの制御を行う。 - 特許庁

To promptly transmit a reproduction rewinding command and a reproduction fast-forward command to a magnetic tape reproduction device when a rewinding key and a fast-forward key are inputted following a reproduction key in controller equipment to be connected with the magnetic tape reproduction device via an IEEE 1394 serial bus.例文帳に追加

ＩＥＥＥ１３９４シリアルバスを介して磁気テープ再生装置に接続されるコントローラ機器において、再生キーに続いて巻戻キーや早送キーが入力された場合に、磁気テープ再生装置に対して再生巻戻コマンドや再生早送コマンドを迅速に送信する。 - 特許庁

The contents transmission apparatus 34 has a contents management part 6, which reads contents of a movement object from the storage part 1 and performs stream information update processing for the contents to transmit them to the 1394 bus 25, and a control source monitor 13 which monitors operations of the contents movement controller 33.例文帳に追加

コンテンツ送出機器３４は、蓄積部１から移動対象のコンテンツを読み出し、当該コンテンツのストリーム情報更新処理を行って１３９４バス２５へ送出するコンテンツ管理部６と、コンテンツ移動コントローラ３３の動作を監視する制御元監視部１３とを備える。 - 特許庁

To make the best use of bus performance to execute burst transfer of data in data access between a PCI device with slow target access, compared with an HDD controller, and an HDD in a state where the PCI device with slow target access is mixed with a PCI device with faster or equal target access.例文帳に追加

ＨＤＤコントローラ自身に比べターゲットアクセスが遅いＰＣＩデバイスと速い又は同等のＰＣＩデバイスが混在した場合、遅いＰＣＩデバイスとＨＤＤとの間でデータアクセスを行う場合であっても、バスパフォーマンスを最大限に生かしてデータのバースト転送を実行する。 - 特許庁

When an information processor 18 is turned on, an EC/KBC79 of the information processor 18 transmits a power generation start command directing start of power generation operation to a DMFC controller 91 of a fuel cell unit 10 through a serial bus 102 to start the power generation operation of a power generating part 40.例文帳に追加

情報処理装置１８のＥＣ／ＫＢＣ７９は、情報処理装置１８がパワーオンされると、発電動作の開始を指示する発電開始コマンドをシリアルバス１０２を介して燃料電池ユニット１０のＤＭＦＣコントローラ９１に送信して発電部４０の発電動作を開始させる。 - 特許庁

The semiconductor memory controller, which outputs data to be stored in a memory unit to the memory unit via a bus of N-bit width (N is an even number), duplicates the data, simultaneously outputs the respective data of N/2 bit width to two different locations of the memory unit, and stores the duplicated data in the two locations of the memory unit, respectively.例文帳に追加

メモリ部に記憶するデータを、Ｎ（ただし、Ｎは偶数）ビット幅のバスを介して、メモリ部へ出力する半導体メモリコントローラであって、データの２重化処理を行い、それぞれのデータを、Ｎ／２ビット幅にて、同時にメモリ部の２箇所に出力し、メモリ部の２箇所に記憶する。 - 特許庁

The problem to be solved is solved by a plurality of modules having a parallel serial conversion means, the controller having a plurality of serial parallel conversion means and a plurality of FIFO memories and the measuring instrument having a serial bus for connecting the respective modules and the respective parallel serial conversion means.例文帳に追加

上記課題は、パラレルシリアル変換手段を有する複数のモジュールと、複数のシリアルパラレル変換手段および複数のＦＩＦＯメモリを有するコントローラと、前記モジュールの各々と、前記パラレルシリアル変換手段の各々とを、それぞれ接続するシリアルバスとを有する測定器により解決される。 - 特許庁

In the distributed control system displaying the process data gathered by a controller in the operation-monitoring device via a control bus, the operation-monitoring device is provided with a data display part acquiring the product data estimated based on the process data and displaying the product data along with the process data.例文帳に追加

制御装置で収集されるプロセスデータを、制御バスを介して操作・監視装置で表示する分散型制御システムにおいて、 前記操作・監視装置は、前記プロセスデータに基づいて推定される製品データを取得し、前記プロセスデータと共に一元的に表示するデータ表示部を備える。 - 特許庁

This modular switch is provided with a plurality of backplane sub-buses, a plurality of cards 24 to which one or a plurality of backplane sub-buses are respectively allocated and a controller 32 for dynamically allocating a backplane sub-bus to the plurality of the cards 24 on the basis of a bandwidth request of the cards 24.例文帳に追加

複数のバックプレーンサブバスと、１つまたは複数のバックプレーンサブバスをそれぞれ割り当てられる複数のカード２４と、カード２４の帯域幅要求にもとづいて、バックプレーンサブバスを複数のカード２４に動的に割り当てるコントローラ３２とを備えるモジュラースイッチ２０である。 - 特許庁

When the bus controller transmits a command corresponding to the start program command of the first data channel at least, the second data channel can execute the start program command at least, and the first data channel can execute the substitutive command at least.例文帳に追加

バスコントローラが、少なくとも第１のデータチャネルの開始プログラムの指令に合致する指令をネットワークバス上に送信すると、少なくとも第２のデータチャネルは、その開始プログラムの指令を実行することができ、少なくとも第１のデータチャネルは、それぞれの代理指令を実行することができる。 - 特許庁

The field control system includes: field controllers disposed in a plant in a distributed manner; monitoring controllers performing monitoring control of the plant by communicating with the field controllers via a control bus; and an operation terminal device receiving the operation to each monitoring controller.例文帳に追加

プラントに分散配置されたフィールドコントローラと、制御バスを介して前記フィールドコントローラとの間で通信を行うことにより、前記プラントの監視制御を行う監視制御装置と、前記監視制御装置に対する操作を受け付ける操作端末装置と、備えるフィールド制御システムに関する。 - 特許庁

When a cache mis-hit of a cache part 13 occurs, reading of the musical sound waveform data is interrupted by a bus controller 11 and reading of a program by a control part 12 is prioritized, and a data omission of the musical sound waveform data occurring when the interruption is covered by an interpolation processing by an interpolation part 15.例文帳に追加

キャッシュ部１３のキャッシュミスヒットの時には、バスコントローラ１１により、楽音波形データの読み出しを中断させて、制御部１２によるプログラムの読み出しを優先させ、その中断の際に生じる楽音波形データの欠損は、補間部１５による補間処理で補うことになる。 - 特許庁

On the other hand, when an event turning off the information processor 18 occurs, the EC/KBC79 transmits a power generation stop command directing stop of the power generation operation to the DMFC controller 91 of the fuel cell unit 10 through the serial bus 102 to stop the power generation operation of the power generating part 40.例文帳に追加

一方、情報処理装置１８をパワーオフするイベントが発生したならば、ＥＣ／ＫＢＣ７９は、発電動作の停止を指示する発電停止コマンドをシリアルバス１０２を介して燃料電池ユニット１０のＤＭＦＣコントローラ９１に送信して発電部４０の発電動作を停止させる。 - 特許庁

An HDD checker 13 is connected to a storage bus 14 together with a RAID controller 12 and each HDD 110 by being mounted in another HDD slot 15 which is different from an HDD slot 15 in which each HDD 110 constituting a logic disk 11 is mounted.例文帳に追加

ＨＤＤチェッカ１３は、論理ディスク１１を構成する各ＨＤＤ１１０が装着されるＨＤＤスロット１５とは別のＨＤＤスロット１５に装着されることにより、ＲＡＩＤコントローラ１２及び各ＨＤＤ１１０と共にストレージバス１４に接続される。 - 特許庁

This communication device comprises a signal modulator/demodulator (modem) comprising a digital signal processor for radio communication, and an application processor comprising a CPU and a master controller for controlling a plurality of peripherals, including an interface communicating with the modem via a common bus.例文帳に追加

無線通信を行うためのデジタル信号プロセッサを備える信号変調器／復調器（モデム）と、共通バスを介してモデムと通信するインターフェースを含む複数の周辺装置を制御するためのＣＰＵとマスターコントローラとを備えるアプリケーションプロセッサとを備える通信装置である。 - 特許庁

When an interrupt request is notified, an interrupt controller 8 notifies the CPU of execution of the interrupt processing and outputs a priority processing request signal PPR for requesting priority acceptance of the access request of the CPU to the bus access arbitration circuit 7.例文帳に追加

割り込みコントローラ８は、割り込み要求が通知されると、ＣＰＵに対して割り込み処理の実行を通知するとともに、当該ＣＰＵのアクセス要求を優先して受け付けることを要求する優先処理要求信号ＰＰＲをバスアクセス調停回路７に出力する。 - 特許庁

The ECU (communication apparatus) consolidating device 1 is capable of storing a plurality of ECUs 2, 2 having a microcomputer 20 including a CAN controller 22, and has a CAN transceiver 15 (a transmitter-receiver unit) for achieving the transmission-reception of the signal by a CAN bus 16 by a physical layer in a common circuit 10.例文帳に追加

ＥＣＵ（通信機器）集約装置１は、ＣＡＮコントローラ２２を含むマイコン２０を備えた複数のＥＣＵ２，２を収容可能であり、ＣＡＮバス１６による信号の送受信を物理層で実現するＣＡＮトランシーバ１５（送受信部）を共有回路１０に備える。 - 特許庁

An NETM 12-21 of a data communication device 1-2, that is a timing slave, receives the timing packet TP from the LAN-SW 2, and generates the timing command TC, based on the timing packet TP to be issued to a controller 11-2, an AVM 12-22 and an SDM 12-23 in the own device via a versatile system bus 41-2.例文帳に追加

タイミングスレーブであるデータ通信装置１−２のNETM１２−２１は、LAN-SW２からのタイミングパケットTPを受信し、そのタイミングパケットTPに基づいてタイミングコマンドTCを生成し、汎用システムバス４１−２を介して、自装置内のコントローラ１１−２、AVM１２−２２、および、SDM１２−２３に対して発行する。 - 特許庁

The programmable controller in which a processor 2 for management, a processor 3 for program execution, a program memory 4, a low speed memory 7 for holding for power interruption as a first memory, a high speed memory 8 for execution as a second memory, a battery and a battery switching circuit 6 are connected with the same bus 1 is constituted.例文帳に追加

管理用プロセッサ２と、プログラム実行用プロセッサ３とプログラムメモリ４と、第１のメモリである停電時保持用低速メモリ７と、第２のメモリである実行用高速メモリ８と、バッテリ及びバッテリ切換回路６とを同一バス１に接続したプログラマブルコントローラを構成した。 - 特許庁

The master controller controls the plurality of peripherals, by outputting packetized commands that can be commonly received by the plurality of peripherals via the common bus, and the packetized command includes a module device selection signal used for selecting one from among the plurality of peripherals.例文帳に追加

マスターコントローラは共通バスを介して複数の周辺装置によって共通に受信されうるパケット化された命令を出力して複数の周辺装置を制御し、パケット化された命令は複数の周辺装置のうち一つを選択するのに使われるモジュール装置選択信号を含む。 - 特許庁

To save a bandwidth of synchronous transfer required for transmission of asynchronous data by enabling transferring asynchronous data at the most efficient transfer rate between a transmitter side target device and a receiver side target device connected in point-to-point in a controller device to be connected to a bus.例文帳に追加

バスに接続されるコントローラ機器において、ポイントツーポイント接続された送信側のターゲット機器と受信側のターゲット機器との間で最も効率のよい転送レートでアシンクロナスデータを転送できるようにして、アシンクロナスデータの送信に必要な同期転送の帯域幅を節約する。 - 特許庁

In the hybrid pack 10, the battery protection IC 12 and the fuel cell controller 14 mutually give and receive, through a bus 30, at least information on remain battery capacity indicative of the remain capacity of the battery 11 and information on a fuel cell state indicative of the state of the fuel cell 13.例文帳に追加

ハイブリッドパック１０において、バッテリ保護ＩＣ１２及び燃料電池コントローラ１４は、少なくともバッテリ１１の残量を示すバッテリ残量情報と燃料電池１３の状態を示す燃料電池状態情報とを、バス３０を介して相互に授受する。 - 特許庁

The storage device has hard disk drives 8a, 8b, 8c, to 8n, the storage subsystem 6 has a host bus adaptor (HBA) 10 and a PCI/Raid adaptor that enable communication with the host 2 and is further provided with a controller 20 that executes a code 22 in an EEPROM.例文帳に追加

記憶装置４はハードディスク・ドライブ８ａ，８ｂ，８ｃ，・・８ｎのアレイを持っており、記憶サブシステム６はホスト２との通信を可能にするホスト・バス・アダプタ（ＨＢＡ）１０とＰＣＩ・Ｒａｉｄアダプタ１２を有し、更にＥＥＰＲＯＭ内でコード２２を実行する制御装置２０を備えている。 - 特許庁

A gateway circuit 14 is connected between private branch of exchanges 12, 15, 16 and an IP switch 13 and a central controller 10 that sets a channel path of the private branch of exchanges by a control bus 17 and controls switching of an IP packet by an IP switch is contained in a LAN 33 of the IP switch.例文帳に追加

構内交換機１２、１５、１６とＩＰスイッチ１３の間にゲートウェイ回路１４を接続し、制御バス１７により構内交換機の通話路パスの設定とＩＰスイッチによるＩＰパケットのスイッチングの制御を行う中央制御装置１０を前記ＩＰスイッチのＬＡＮ３３に収容する。 - 特許庁

Then, whether or not an error exists in read data is decided about the content of a data field read from a data memory for transmission of the communication controller by using 2nd data for error detection included in the data field, and an illegal data due to memory abnormality, noise on a parallel bus, etc., is detected.例文帳に追加

そして、通信コントローラの受信用データメモリから読み込むデータフィールドの内容に対し、読み込んだデータに誤りがないか否かをデータフィールド内に含まれる第２の誤り検出用データを用いて判定し、メモリ異常やパラレルバス上のノイズ等によるデータ化けを検出する。 - 特許庁

Receiving the data writing end notification of the device 7 from a bus controller 3, the CPU 1 changes the transfer destination of data to be sent from the host device from the device 4 to a magnetic disk device 5 in order to write the data written in the device 4 into the device 7.例文帳に追加

ＣＰＵ１はバスコントローラ３から磁気テープ装置７のデータ書込み終了通知を受けると、磁気ディスク装置４に書込まれているデータを磁気テープ装置７へ書込むために、また上位装置から転送されるデータの転送先を磁気ディスク装置４から磁気ディスク装置５に変更する。 - 特許庁

When band widths which should be allocated to master devices 4 to 6 are changed, read/write ports of master devices 4 to 6, the buses 10 to 12, and the local buffers 13 to 15 are only changed, so none of a memory device, a memory controller 3, and the bus 1 needs to be redesigned.例文帳に追加

マスタデバイス４〜マスタデバイス６に割り当てるべきバンド幅を変更したい場合は、マスタデバイス４〜マスタデバイス６及びバス１０〜バス１２、ローカルバッファ１３〜ローカルバッファ１５の読み書きポートを変更すれば良いのでメモリデバイス、メモリコントローラ３、バス１を再設計する必要はない。 - 特許庁

When a local bus is available, the controller 22 controls the FIFO 2 so as to sequentially transfer one or more words of CPU access data stored in the FIFO 2 to a local memory 56 and to execute burst transfer of DMA access data comprising a plurality of words stored in the FIFO 2 to the local memory 56.例文帳に追加

制御器２２は、ローカルバスが使用可能な場合には、ＦＩＦＯ２に格納された１語以上のＣＰＵアクセスデータをローカルメモリ５６に逐次転送し、ＦＩＦＯ２に格納された複数語のＤＭＡアクセスデータをローカルメモリ５６にバースト転送するように、ＦＩＦＯ２を制御する。 - 特許庁

Each of these two controllers processes, for example, posted memory write preferentially to all other transactions and operates so that adequate ordering control is performed as a logically single PCI-PCI bridge 300 irrelevantly to the state of the PCI bus connected to the other controller.例文帳に追加

そして、この２つのコントローラそれぞれは、たとえばポステッド・メモリ・ライトを他のすべてのトランザクションよりも優先して処理する等、他方のコントローラに接続されたＰＣＩバスの状態に拘わらずに、論理的に単一のＰＣＩ−ＰＣＩブリッジ３００として適切なオーダリング制御が行われるべく動作する。 - 特許庁

A state information notice part 47 acquires the measured values of throughput from a throughtput measurement part 46 when a response time monitored in a response time monitoring part 45 exceeds a prescribed time, and informs the cache controller 70 of information on a response time delay and information on bus states.例文帳に追加

状態情報通知部４７は、応答時間監視部４５において監視される応答時間が所定時間を超過すると、スループット計測部４６からスループットの計測値を取得し、応答時間遅延の情報およびバスの状態情報をキャッシュコントローラ７０へ通知する。 - 特許庁

To provide a communication system and a control method thereof capable of preventing a defect of executing improper processing by allowing an electronic controller at a data receiver side to be capable of deciding the reliability of data themselves with high accuracy even when the data are communicated through a high speed communication bus at a high communication rate.例文帳に追加

通信速度が高い高速通信バスでのデータ通信を行う場合であっても、データ受信側の電子制御装置がデータ自体の信頼性を精度良く判定できるようにして、不適切な処理を実行してしまう不都合を未然に防止できるようにする。 - 特許庁

To improve the operability of a controller such as set top box (STB) etc. connected to the IEEE 1394 serial bus for deleting program files without needing a process for searching a hard disc storing program files to be deleted, or a process for selecting the program files to be deleted one by one.例文帳に追加

ＩＥＥＥ１３９４シリアルバスに接続されるセットトップボックス（ＳＴＢ）等のコントローラ機器において、削除したい番組ファイルが格納されているハードディスクを探す処理や、削除したい番組ファイルを一つずつ選択する処理を不要にして、削除を行う際の操作性の向上を図る。 - 特許庁

Impedance terminals can be configured to provide a relatively small load (a smaller load than an NVM unit) that is impedance matched (alone or in combination with other impedance terminals and/or an NVM unit) with a source impedance on a shared bus that is provided by a memory controller.例文帳に追加

メモリコントローラにより与えられる共有バス上のソースインピーダンスとインピーダンスマッチングされる（単独で、又は他のインピーダンス端子及び／又はＮＶＭユニットとの組み合わせで）比較的小さな負荷（ＮＶＭユニットより小さな負荷）を与えるように、インピーダンス端子を構成することができる。 - 特許庁

A CPU 2 converts data inputted from a PIO(parallel input/output controller) 7 or an UART(universal asynchronous receiver-transmitter) 8 into data corresponding to a protocol of an IrDA system by utilizing software stored in a ROM 3 and then, outputs it to a modulation circuit 9 through a bus 14 to modulate the data.例文帳に追加

ＰＩＯ７もしくはＵＡＲＴ８より入力されたデータを、ＣＰＵ２がＲＯＭ３内に格納されたソフトウェアを利用してＩｒＤＡ方式のプロトコルに対応したデータに変換した後、バス１４を介して変調回路９に送出して前記データを変調する。 - 特許庁

A USB host controller 711 outputs a bus reset signal to the USB devices 16, 18, 13, 17 when a predetermined standby time passes after a pull-up of a D+/D- signal line of the USB devices 16, 18, 13, 17 connected to a USB root hub 800 is detected (step S110).例文帳に追加

ＵＳＢホストコントローラ７１１は、ＵＳＢルートハブ８００に接続されたＵＳＢデバイス１６，１８，１３，１７の信号線Ｄ＋，Ｄ−のプルアップを検出した時から予め設定された待機時間の経過後に、当該ＵＳＢデバイス１６，１８，１３，１７へバスリセット信号を出力する（ステップＳ１１０）。 - 特許庁