「bus controller」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

The process controller 100 actualizes general strategy in which all connected devices serve just like standard devices by using a field bus function block as a basic building block for control structure.例文帳に追加

プロセス制御装置は、制御構造用の根本的なビルディングブロックとしてフィールドバス機能ブロックを使用することにより、すべての接続されているデバイスがあたかも標準デバイスであるかのように総体的な戦略を実現する。 - 特許庁

To provide an inverter controller of an AC motor which can prevent excess voltage due to a rise of DC bus bar voltage without generating a torque ripple by repetition of acceleration/deceleration in a regeneration operation state.例文帳に追加

回生運転状態において、加減速の繰り返しによるトルクリップルを発生させること無く、直流母線電圧の上昇による過電圧を防止することができる交流電動機のインバータ制御装置を提供する。 - 特許庁

A process controller 100 executes communication and control between devices so as to actualize smart field device standards 132 and other bus-based architecture standards so that standard control operation is transparent to users.例文帳に追加

プロセス制御装置１００は、デバイス間の通信および制御が実行され、標準的な制御動作がユーザにとってトランスペアレントであるように、スマートフィールドデバイス規格１３２およびそれ以外のバスベースのアーキテクチャ規格を実現する。 - 特許庁

The printer controller 100 can switch the external bus 400 to be used for data write to the nonvolatile memory 103, data read from the nonvolatile memory 103, or transmission of the print data to the PWM 104.例文帳に追加

プリンタコントローラ１００は、外部バス４００を、不揮発性メモリ１０３へのデータの書き込み、不揮発メモリ１０３からのデータの読み込み、及び、ＰＷＭ１０４への印刷データの送出、のいずれに用いるかを切り替えることができる。 - 特許庁

When the Link section 105 or the PHY section 109 detects the end of operation with respect to a series of bus reset, the interrupt control section 108 outputs a 2nd interrupt signal, to inform the controller 101 about this (S6).例文帳に追加

Ｌｉｎｋ部１０５またはＰＨＹ部１０９が一連のバスリセットに関連する動作が終了したことを検出すると、割込み制御部１０８は第２の割込み信号を出力して制御装置１０１に伝える（Ｓ６）。 - 特許庁

When a CPU 1 has a runaway and the supply of an access signal (a) is stopped to a WDT 6, a DMA controller 7 separates the CPU 1 from a CPU bus 9 via a gate circuit 5 and then sends the data to a flash memory 4 from a RAM 3.例文帳に追加

ＣＰＵ１が暴走し、ＷＤＴ６へのアクセス信号ａが止まると、ＤＭＡコントローラ７はゲート回路５にてＣＰＵ１をＣＰＵバス９から切り離した後、ＲＡＭ３のデータをフラッシュメモリー４に伝送する。 - 特許庁

A change controller 7 acquires identifiers peculiar to drives from plural incorporated disk drives through a local bus line prior to the control of disk transportation, recognizes the corresponding relation of element addresses and the disk drives and returns the recognized corresponding relation to a computer system through an SCSI controller in response to the arrival of a first request command.例文帳に追加

チェンジャコントローラは、ディスク搬送制御に先立ち、内蔵される複数台のディスクドライブからローカルバスラインを介してドライブ固有の識別子を取得し、エレメントアドレスとディスクドライブとの対応関係を認識する一方、認識された対応関係は第１のリクエストコマンドの到来に応答して、ＳＣＳＩコントローラを介してコンピュータシステムへ返答される。 - 特許庁

A data processing apparatus includes: an image data input module (32) capable of separating the Y signal and the C signal from a video signal; a DMA controller capable of performing DMA transfer of the Y signal and C signal to a predetermined semiconductor memory; and a bus capable of exchanging signals between the image data input module and the DMA controller.例文帳に追加

データ処理装置は、ビデオ信号からＹ信号とＣ信号とを分離可能な画像データ入力モジュール（３２）と、上記Ｙ信号とＣ信号とを、所定の半導体メモリにＤＭＡ転送可能なＤＭＡコントローラと、上記画像データ入力モジュールと上記ＤＭＡコントローラとの間で信号のやり取りを可能とするバスとを含む。 - 特許庁

The data transfer control device for data transfer via a serial ATA bus includes a transport controller 10 supplied with and operated on a clock CLK2 generated by a physical layer circuit 100 according to a reference clock CLK1, and a link controller 50 supplied with and operated on the clocks CLK1 and CLK2.例文帳に追加

シリアルＡＴＡバスを介してデータ転送を行うデータ転送制御装置は、基準クロックであるＣＬＫ１に基づき物理層回路１００により生成されたクロックＣＬＫ２が供給され、クロックＣＬＫ２に基づき動作するトランスポートコントローラ１０と、クロックＣＬＫ１、ＣＬＫ２が供給され、ＣＬＫ１、ＣＬＫ２に基づき動作するリンクコントローラ５０を含む。 - 特許庁

When the quantity of data transferred from a host device is equal to the capacity of a data buffer contained in a magnetic tape device 7, a CPU 1 gives an instruction to a bus controller 2 to change the data transfer destination from the device 7 to a magnetic disk device 4.例文帳に追加

ＣＰＵ１は上位装置から転送されてきたデータ量が磁気テープ装置７内のデータバッファ量に達すると、バスコントローラ２に対してデータの転送先を磁気テープ装置７から磁気ディスク装置４へ変更を行うよう命令を出す。 - 特許庁

A data pass part 101 in the bus controller 100 is provided with a data alignment part 109 and a selector 104, which selects data outputted from a CPU 102 or data transferred from a data I/O terminal 110 through the data alignment part 109.例文帳に追加

バス制御装置１００のデータパス部１０１に、データアライン部１０９とセレクタ１０４を有しており、このセレクタ１０４はＣＰＵ１０２からのデータと、データ入出力端子１１０からデータアライン部１０９を介して転送されるデータと、を選択する。 - 特許庁

A memory module 15M comprising a plurality of SDRAM chips connected to an address bus 63 is controlled by a memory controller 40 provided with a CPU instruction analysis section 41, an SDRAM control section 43, a buffer circuit 45, and a switching control circuit 49.例文帳に追加

アドレスバス６３に接続された複数のＳＤＲＡＭチップからなるメモリモジュール１５Ｍは、ＣＰＵ命令解析部４１と、ＳＤＲＡＭ制御部４３と、バッファ回路４５と、切替制御回路４９と、を備えるメモリコントローラ４０によって制御される。 - 特許庁

A memory controller 22 gives an acknowledgement signal in time division to each circuit within a range of supply of image data depending on a limit of a frequency band of an image data bus 33 and controls each circuit so that each circuit can conduct prescribed processing.例文帳に追加

メモリコントローラ２２は、画像データバス３３の帯域制限内で各回路に画像データを供給することができる範囲内で、時分割で各回路にアクノリッジ信号を送信して、各回路がそれぞれ所定の処理を行うように制御する。 - 特許庁

To provide an access controller capable of securing the reliability of data when a CPU tries to read the data out of a data output circuit, with which a data bus size is larger than its own side and a data value is changed with the passage of time.例文帳に追加

ＣＰＵが、データバスサイズが自身よりも大きく且つ時間の経過に伴ってデータ値が変化するデータ出力回路からデータを読み出そうとする場合に、そのデータの信頼性を確保することができるアクセス制御装置を提供する。 - 特許庁

In a case when power is supplied through an AC power source line, a power source controller 20 controls a power source circuit 30 so as to supply power to an appliance main body, the serial bus power source line and the battery without any conditions from this AC power source line.例文帳に追加

ＡＣ電源ラインによる電力供給がある場合、電源コントローラ２０は、このＡＣ電源ラインから無条件に機器本体、シリアルバス電源ラインおよびバッテリに対する電力供給を行なうように電源回路３０を制御する。 - 特許庁

This memory control circuit comprises a controller 1A for controlling a RAM 13 of power source voltage 2.5 V standard (SSTL 2 standard) and a nonvolatile memory 14 of power supply voltage 3.3 V standard (LVTTL standard) through a control bus 10 and data buses 11 and 12.例文帳に追加

メモリ制御回路は、電源電圧２．５Ｖ規格（ＳＳＴＬ２規格）のＲＡＭ１３と、電源電圧３．３Ｖ規格（ＬＶＴＴＬ規格）の不揮発性メモリ１４とを、制御バス１０およびデータ・バス１１，１２を介して制御するコントローラ１Ａを有する。 - 特許庁

When a read request packet requesting the reading of status of a VCIN is received, the link controller 100 waits for the output of a VDET, and under a condition that the VDET is output, transmits a response packet via the serial bus.例文帳に追加

リンクコントローラ１００は、ＶＣＩＮのステータスのリードを要求するリードリクエストパケットを受信した場合に、ＶＤＥＴが出力されるのをウェイトし、ＶＤＥＴが出力されたことを条件に、レスポンスパケットをシリアルバスを介して送信する処理を行う。 - 特許庁

In addition, the memory controller 122 determines what command is developed as a command bus request, this determination is performed as a function of issue policy using at least one of slot change, a streaming ID and old and new of commands as a factor.例文帳に追加

また、メモリコントローラ１２２は、いずれのコマンドをコマンドバスリクエストとして展開するか否かを決定し、この決定は、スロット変更、ストリーミングＩＤ、及び前記コマンドの新旧の少なくとも一つを要素とする発行ポリシーの関数としてなされる。 - 特許庁

The reading frequency of image data from the DRAM 12 to a DMA controller 20 is reduced, compared with the case where image data of the quantity to be transferred to a single buffer RAM is read from the DRAM 12, and the plus duty factor of the memory and bus line can be reduced.例文帳に追加

常に単一のバッファＲＡＭに転送すべき量の画像データをＤＲＡＭ１２から読み出す場合に比較して、ＤＲＡＭ１２からＤＭＡコントローラ２０への画像データの読出回数が削減され、メモリ及びバスラインの占有率が低くなる。 - 特許庁

This sensor device 1 is arranged in the cabin in a vicinity of the center of the vehicle, and transmits the behavior data showing the behavior of the vehicle which is acquired from sensors 11 to 13 to other ECU and devices which are connected with an intra-vehicle LAN through a bus controller 15.例文帳に追加

センサ装置１は、車両中央付近の車室内に配置され、センサ１１〜１３から取得した車両の挙動を示す挙動データを、バスコントローラ１５を介して車内ＬＡＮに接続された他のＥＣＵや装置に送信する。 - 特許庁

A contents transmission apparatus 34 provided with a storage part 1, a contents recording apparatus 31, and a contents movement controller 33, which controls contents movement operations using the contents transmission apparatus 34 and the contents recording apparatus 31, are connected on a 1394 bus 25.例文帳に追加

蓄積部１を有するコンテンツ送出機器３４と、コンテンツ記録機器３１と、コンテンツ送出機器３４とコンテンツ記録機器３１とによるコンテンツの移動動作を制御するコンテンツ移動コントローラ３３とが、１３９４バス２５上に接続されている。 - 特許庁

A smart power meter 205 comprises: a meter metrology component 225 configured to monitor an amount of energy supplied via a power line; and a Universal Serial Bus (USB) device controller 215 configured to interface with a USB connection 250.例文帳に追加

スマート電力計２０５は、電力線を介して供給されるエネルギー量を監視するように構成されたメータ計測コンポーネント２２５と、ＵＳＢ接続２５０とインターフェースをとるように構成されたＵＳＢ（ユニバーサルシリアルバス）デバイスコントローラ２１５とを共に含む。 - 特許庁

The DMA controller 111 converts the ID of the module 101 into an address on a bus 109 based on a preliminarily stored address conversion table, and reads the data of the address, and writes the network address of the ID of a module 103.例文帳に追加

ＤＭＡコントローラ１１１は、あらかじめ記憶しておいたアドレス変換テーブルに基づいて、モジュール１０１のＩＤをバス１０９上のアドレスに変換し、このアドレスのデータを読み出して、モジュール１０３のＩＤのネットワーク・アドレスに書き込む。 - 特許庁

A method of and a device for implementing redundancy in a process control network using a pair of redundant devices, such as redundant I/O devices, communicatively connected to a segment of the bus in parallel to each other and in series between the controller and field devices on the segment.例文帳に追加

互いに並列で制御器とフィールド装置の間で直列に、バスの一部に通信可能に接続された、予備Ｉ／Ｏ装置などの一対の冗長装置を使用したプロセス制御ネットワークにおける予備動作を実施するため方法と装置である。 - 特許庁

Further, the channel devices 12 are equipped with channel compressing means 10 (10a to 10d) which compress the data inputted from the input/output devices 14 and output the compressed data to the input/output controller through the bus 1.例文帳に追加

しかも、複数のチャネル装置１２がそれぞれ、入出力装置１４から入力されるデータを圧縮すると共に当該圧縮データをバス１を介して入出力制御装置に出力するチャネル圧縮手段１０を備えている。 - 特許庁

The measuring system 100 monitors a measuring bus 130, and detects, for every access of a controller 110 to a measuring card 140, whether data showing the same content as an accessed content is stored or not in reference to a monitor memory 122b.例文帳に追加

計測システム１００は、計測バス１３０を監視しコントローラ１１０から計測カード１４０に対して１回アクセスする毎に、モニタメモリ１２２ｂを参照してアクセスした内容と同じ内容を示すデータが記憶されているか否かを検出する。 - 特許庁

The host computer 10 writes valid data transferred from the memory controller 20 in the first data buffer, transfers a write burst data block to the second data buffer to write it and outputs the write burst data block to the system bus 11 in a valid data transfer clock cycle.例文帳に追加

ホストコンピュータは、メモリコントローラから転送される有効データを第１のデータバッファに書き込み、ライトバーストデータブロックを第２のデータバッファに転送して書き込み、かつライトバーストデータブロックを有効データ転送クロックサイクルにシステムバスに出力する。 - 特許庁

In the memory device 100, a memory controller 10 allocates 1st identification numbers which are mutually different (unique) to DIMMs 11a to 11d in initialization so that when a memory is accessed, one DIMM does not occupy a control signal bus 102.例文帳に追加

メモリ装置１００によれば、メモリアクセスを行うときに１つのＤＩＭＭによって制御信号バス１０２が占有されないように、初期化のとき、メモリコントローラ１０は、重複しない（ユニークな）第１識別番号をＤＩＭＭ１１ａ〜１１ｄに割当てる。 - 特許庁

The encryption/decryption processing method employs a configuration, where a NIC(network interface controller) 1 for carrying out data communication with an encrypted digital signal, a CPU 2, M encryption processing processors 31-3m, and N+1 memories 4, 41-4n, which are interconnected by an internal bus 5.例文帳に追加

暗号化されたディジタル信号によってデータ通信を行うＮＩＣ（ネットワーク・インタフェース・コントローラ）１、ＣＰＵ２、Ｍ個の暗号処理プロセッサ３１〜３ｍ、及びＮ＋１個のメモリ４，４１〜４ｎが内部バス５で結合された構成を有する。 - 特許庁

In normal test mode, the test controller 100 has top priority, but when the functionality of the master of the master logic unit is tested by the test controller 100, the test controller receives a priority access signal in master test mode so as to allocate the top priority to one master logic unit and the master logic unit accesses the bus to generate a test process request.例文帳に追加

通常の試験モードでは、前記試験制御装置は、最高の優先順位を有しているが、マスター試験モードでは、１つの前記マスター論理ユニットのマスターの機能性が前記試験制御装置により試験される時、前記アービタは、最高の優先順位を前記1つマスター論理ユニットに割り当てるために優先アクセス信号を受信して前記1つのマスター論理ユニットが前記バスにアクセスして試験処理要求を発生できるようにする。 - 特許庁

The high-speed access controller has a bus conversion circuit 108 which is provided with an address storage part 114 for presetting a column address for the time when a CPU 101 accesses a DPRAM 107, decodes the column address set in the address storage part 114 on detecting access to a custom IC 103, reads data from the DPRAM 107 beforehand and outputs the data to an SDRAM bus after a set latency cycle.例文帳に追加

ＣＰＵ１０１がＤＰＲＡＭ１０７へアクセスする際のカラムアドレスを予め設定するアドレス記憶部１１４を有し、カスタムＩＣ１０３へのアクセスを検出するとアドレス記憶部１１４に設定されたカラムアドレスのデコードを行いＤＰＲＡＭ１０７からデータを事前に読み出し、設定されたレイテンシサイクル後にＳＤＲＡＭバスへデータを出力するバス変換回路１０８を備えた。 - 特許庁

The controller 5 controls the source driver 20, in such a manner that when pixel data of a given number to be transferred to the source driver 20 are identical, one of the given number of pixel data is sent to a specified differential signal bus DBR in the differential signal bus group DB so that the pixel data from the specified differential signal line DBR are assigned commonly to a given number of corresponding pixels.例文帳に追加

コントローラ５はソースドライバ２０に転送すべき所定数の画素データが同一である場合にこれら所定数の画素データの１つを差動信号バス群ＤＢ内の特定差動信号バスＤＢＲに出力し、特定差動信号線ＤＢＲからの画素データを所定数の対応画素に共通に割り当てるようにソースドライバ２０を制御する構成を有する。 - 特許庁

To allow the fair number of persons to comfortably and conveniently move from a specific operation area to a person gathering place such as a hospital, a school, an amusement facility, a commercial facility, and a station, and to improve shuttle bus operation efficiency of the operation controller side.例文帳に追加

病院とか学校、娯楽施設，商業施設や駅等の人の集まる場所へ、特定の運行エリアから相当数の人が快適に且つ便利に移動することができるようにすること、および運行管理者側の路線バス運行効率を向上させること。 - 特許庁

The AV remote controller 31 generates a predetermined control signal on the basis of a set adjustment item, its adjustment value and the number of the channel supplied from the monitor selector 21 and outputs the generated control signal to a processor control network system (PCNS) control device 32 via a PCNS bus 30.例文帳に追加

ＡＶリモートコントローラ３１は、設定された調整項目とその調整値、およびモニタセレクタ２１から供給されるチャンネルの番号に基づいて、所定の制御信号を生成し、ＰＣＮＳバス３０を介して、ＰＣＮＳ制御装置３２に出力する。 - 特許庁

An OSD state confirmation part A5 of controller equipment A sends a confirmation instruction to an OSD control part B4 of target equipment B and makes it confirm the display state of an OSD composition part B2 and report the display confirmation result through a 1394 bus.例文帳に追加

コントローラ機器ＡのＯＳＤ状態確認部Ａ５は、１３９４バスを介して、ターゲット機器ＢのＯＳＤ制御部Ｂ４に確認指示を送り、ＯＳＤ合成部Ｂ２の表示状態を確認させ、その表示確認結果を１３９４バスを介して通知させる。 - 特許庁

By a controller 7, based on an electric power supply condition from a main engine power generating device 1 and/or an auxiliary engine power generating device 2 with respect to a common bus 9, an operation instruction 10 indicating whether or not power generation is required is output to the main engine power generating device 1.例文帳に追加

コントローラ７により、共通母線９に対する主エンジン発電装置１および／または副エンジン発電装置２からの電力供給状況に基づいて、発電要否を示す運転指示１０を主エンジン発電装置１へ出力する。 - 特許庁

To provide a data transfer control device configured to perform bus arbitration, securing the transfer speed of specific access with simple configuration without using software, and preventing the operation of a controller from being hindered even if packets do not come continuously.例文帳に追加

バス調停を行うように構成されたデータ転送制御装置において、ソフトウェアを用いることなく簡単な構成で特定のアクセスの転送スピードを確保でき、パケットが連続にこなくてもコントローラの動作を阻害しないデータ転送制御装置を実現すること。 - 特許庁

In addition, the traffic signal controller 1 controls signal indication so that green-indication continues in signal light devices 5, 5, corresponding to the traveling direction of the route bus B at intersections C1, C2, at least until the calculated estimated required time passes.例文帳に追加

そして交通信号制御装置１は少なくとも、算出した予測所要時間Ｔが経過するまで、路線バスＢの進行方向に対応する交差点Ｃ１，Ｃ２夫々の信号灯器５，５における青時間が継続するように信号表示を制御する。 - 特許庁

The semiconductor testing apparatus 1 includes a tester controller 10 for controlling the semiconductor testing apparatus 1, a redundancy system 20 for performing redundancy computation using a test result of a semiconductor device, and an instantaneous interruption detection device 30 for detecting the instantaneous interruption which occurs in a bus B.例文帳に追加

半導体試験装置１は、半導体試験装置１を統括制御するテスタコントローラ１０と、半導体デバイスの試験結果を用いてリダンダンシ演算を行うリダンダンシシステム２０と、バスＢで生ずる瞬低を検出する瞬低検出装置３０とを備える。 - 特許庁

The CPU 11 reads and decodes an application program specified from a controller, of a plurality of application programs held in an encrypted state in the I/O connected nonvolatile memory 18, and loads it to an AP execution region of a bus-connected memory 17 and executes it.例文帳に追加

また、CPU１１は、I/O接続された不揮発性メモリ１８に暗号化された状態で保存されている複数のアプリケーションプログラムのうち、コントローラから指定されたものを読み出して復号し、バス接続されたメモリ１７のAP実行領域にロードして実行する。 - 特許庁

During a memory access to a respective memory device, each of the multiple controller chips controls a different corresponding portion of the data bus to retrieve data from or store data to the memory device depending on whether the access is a read or write.例文帳に追加

各々の記憶装置へのメモリ・アクセス中に、複数のコントローラ・チップの各々は、データ・バスの異なる対応する部分を制御し、その結果、アクセスが読取りまたは書込みであるか否かに依存して、記憶装置からデータを読み取るか、または、記憶装置にデータを格納する。 - 特許庁

Thus, the bus controller 11 interrupts the reading of the musical sound waveform data by a musical sound generation part 10 and enables the control means 12 to access the second storage part 211 so as not to affect the plurality of musical sound generations performed by time division.例文帳に追加

そのため、楽音発生部１０による楽音波形データの読み出しをバスコントローラ１１が中断させて、制御部１２が第２の記憶部２１１へアクセスすることができるようにしつつ、時分割で行われる複数の楽音発生には影響がないようにする。 - 特許庁

When receiving a state transition request about transition from the active state to the low power consumption state from the USB host by the predetermined number of times, the device controller 110 observes the state of the USB bus 300 for a predetermined period and determines the state of the USB host.例文帳に追加

デバイスコントローラ１１０は、アクティブ状態から低消費電力状態へ遷移する状態遷移要求を、ＵＳＢホストから所定の回数受信すると、所定の期間、ＵＳＢバス３００の状態を観測してＵＳＢホストの状態を判定する。 - 特許庁

By a controller 7, based on an electric power supply condition from the engine power generating device 1 with respect to a common bus 9 or an operating condition of a crane device, an operation instruction 10A indicating new engine speed is output to the engine power generating device 1.例文帳に追加

コントローラ７により、共通母線９に対するエンジン発電装置１からの電力供給状況または当該クレーン装置の運転状況に基づいて、新たなエンジン回転速度を示す運転指示１０Ａをエンジン発電装置１へ出力する。 - 特許庁

The multi function product is provided with a bus change-over controller for performing change-over in accordance with various kinds of services concerning a connection network which is formed by each mutual connection between the system control part of the multi function product for realizing the various kinds of services and each control part of each engine.例文帳に追加

本発明の複合機は、各種サービスを実現する複合機におけるシステム制御部と各エンジン毎の各制御部との間における各相互接続により形成される結合網に各種サービスに応じて切り換えるバス切換制御装置を設けた。 - 特許庁