「bus controller」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

To provide extensibility without being limited by the predetermined number of slots, to lighten the overhead of software and to directly connect a bus structure to a system controller without requiring any special chip.例文帳に追加

予め定めたスロットの数に制限されず、拡張性があり、ソフトウェアのオーバーヘッドが軽く、特別なチップを必要とせず、バス構造を直接的にシステム制御器に接続する。 - 特許庁

To provide a bus controller, which is connected to a plurality of master devices and a plurality of slave devices and improves the efficiency of access from a low-speed LSI chip to the external slave devices (external device).例文帳に追加

複数のマスター装置と複数のスレーブ装置とに接続され、低速なＬＳＩチップの外部のスレーブ装置（外部デバイス）へのアクセス効率を向上させたバス制御装置を提供する。 - 特許庁

The controller 12 is electrically and physically connected to sensors 16, 18, 20 and occupant safety apparatus or assemblies 22, 24, of a vehicle, using a communication bus or a path 26 in the communicated state.例文帳に追加

制御器12は、電気的に、物理的に、そして通信状態で、通信バス又は経路26を用いて、センサー16, 18, 20及び車両の乗員安全機器又は組立体22, 24に接続される。 - 特許庁

The IDE bus 140 connects the IDE controller 130 and an optical disk recording and reproducing device 42 for reading and writing audio data from and to an optical disk.例文帳に追加

このうちＩＤＥバス１４０は、ＩＤＥコントローラ１３０と、光ディスクからオーディオデータの読み出しおよび書き込みを行う光ディスク記録再生装置１４２とを接続するためのものである。 - 特許庁

The access time of the bus controller is set to a set value C2 larger than the set value C1 (step S103), and data stored in the storage medium read with the set value C2 (step S104).例文帳に追加

また、バスコントローラのアクセスタイムが、設定値Ｃ１より大きい設定値Ｃ２に設定され（ステップＳ１０３）、設定値Ｃ２で記録媒体に記録されているデータを読み出す（ステップＳ１０４）。 - 特許庁

A sender computer 100 acquires a transfer speed of an I/O bus to which a communication controller in a sender computer 110 or 111 is connected before the start of a data transfer.例文帳に追加

送信元計算機１００は、データ転送を開始する前に、送信先計算機１１０又は１１１内の通信制御装置が接続されているＩ／Ｏバスの転送速度を取得する。 - 特許庁

An apparatus controlling the use right of the bus by the plurality of IP cores 30 includes a main controller 10, and sub controllers 20 each provided correspondingly to each IP core 30.例文帳に追加

複数のＩＰコア３０によるバスの使用権を制御する装置であって、主制御部１０と、個々のＩＰコア３０に対応して個別に設けられた副制御部２０とを備える。 - 特許庁

When a CPU 9 is driven in a home network server, bus switches 18, 23 are controlled so that an HDD 25 is always connected to an IDE controller 12.例文帳に追加

ホームネットワークサーバにおいては、ＣＰＵ９が稼動している時は、ＨＤＤ２５が常にＩＤＥコントローラ１２と接続されるようにバススイッチ１８およびバススイッチ２３が制御される。 - 特許庁

In one embodiment, the method includes detecting and communicating thermal indicia data of one or more of the devices in the shared bus system to a memory controller device.例文帳に追加

一実施形態で、本発明の方法に、共用バス・システム内のデバイスのうちの１つまたは複数の熱徴候データを検出し、メモリ・コントローラ・デバイスに通信することが含まれる。 - 特許庁

To provide a data transfer system for reducing transfer the operation of a direct memory access controller to remarkably improve the bus efficiency of image data transfer as compared with a conventional one, and to provide its method.例文帳に追加

ダイレクト・メモリ・アクセス・コントローラの転送操作を減らし、画像データ転送のバス効率を従来に比べて大幅に向上させるデータ転送システムおよびその方法を提供する。 - 特許庁

A controller/digital tuner module 11 receives a Self ID packet from the respective apparatuses connected via an IEEE 1394 serial bus 12 and analyzes it for recognizing a connection form of the respective apparatuses.例文帳に追加

コントローラ／デジタルチューナモジュール１１は、IEEE1394シリアルバス１２を介して接続されている各機器よりSelf IDパケットを受信し、これを解析することによって、各機器の接続形態を認識する。 - 特許庁

To provide a USB (universal serial bus) controller easy in changing the size and the kind of transmission data, and capable of miniaturizing the circuit scale more than when stored in a register by storing response data in a RAM.例文帳に追加

送信データのサイズ・種類等の変更が容易な、また応答データをＲＡＭに格納することでレジスタに格納するよりも回路規模を小さくできるＵＳＢコントローラを提供する。 - 特許庁

To provide a communication control method and communication controller that prevent interruption of a speech head in the case of receiving data between devices interconnected by a bus line adopting, e.g. the IEEE 1394 system.例文帳に追加

例えばＩＥＥＥ１３９４方式のバスラインで接続された機器間において、データを受信する際の頭切れを防止する通信制御方法及び通信制御装置を提案する。 - 特許庁

The memory controller 32 accesses either the master flash memory 33 or the slave flash memory 34 according to information provided by a host system 31 connected thereto via an external bus 36.例文帳に追加

メモリコントローラ３２は、外部バス３５を介して接続されているホストシステム３１から供給される情報に従って、マスタ側のフラッシュメモリ３３又はスレーブ側のフラッシュメモリ３４にアクセスする。 - 特許庁

This method also includes a process of receiving the signal in a second controller, and a process of using the system for changing the position or the attitude of the bus independently of the payload.例文帳に追加

この方法はまた、第２のコントローラにおいて信号を受け取る工程、及びペイロードとは独立にバスの位置又は姿勢を変更するためにシステムを利用する工程を有する。 - 特許庁

A master chip 11 writes correction data 2a to be inputted from an external communication controller 2 in an EEPROM 12 through an external bus 3 and reads correction data 21 written in the EEPROM 12 after system reset.例文帳に追加

マスタチップ１１は、外部バス３を介して外部通信コントローラ２から入力される修正データ２１をEEPROM１２に書き込ませ、システムリセット後、EEPROM１２に書き込まれた修正データ２１を読み込む。 - 特許庁

The light unit includes an electronic card (53), which is connected to a controller for a multiplexed bus (50) via a harness (51) and to a power source via a harness (52).例文帳に追加

ライトユニットは、電子カード（５３）を内蔵し、この電子カードは、一方でハーネス（５１）により多重化バス（５０）のためのコントローラに接続されており、他方、ハーネス（５２）により電源に接続されている。 - 特許庁

The bus state controller BSC includes a control register (PCR) for controlling the time to set up PC card start signals (-OE and -WE) at the time of connecting the synchronous DRAM.例文帳に追加

バスステートコントローラＢＳＣには、シンクロナスＤＲＡＭ接続時におけるＰＣカードの起動信号（−ＯＥ、−ＷＥ）のセットアップ時間を制御するための制御レジスタ（ＰＣＲ）が設けられる。 - 特許庁

Also, the transfer of the data between the encoding/decoding circuit 16 and the 1st error correction circuit 14 or the buffer controller 11 is carried out by a prescribed handshake through a bus.例文帳に追加

また、符号化／復号化回路１６と、第１誤り訂正回路１４やバッファコントローラ１１との間のデータの転送は、バスを介して所定のハンドシェイクにより行うようにした。 - 特許庁

A clock generator 15 supplies in common a clock pulse of the frequency corresponding to a bus speed selection signal outputted from a microprocessor 11 to the microprocessor 11 and a memory controller 13.例文帳に追加

クロック発生器１５は、マイクロプロセッサ１１から出力されるバススピード選択信号に応じた周波数のクロックパルスを、マイクロプロセッサ１１とメモリコントローラ１３とに共通に供給する。 - 特許庁

The controller 31 transmits a command including an ID to identify the active antenna 33 outputted from a host computer 1 to all the active antennas 33 connected to the bus 32.例文帳に追加

コントローラ３１は、ホストコンピュータ１から出力された、アクティブアンテナ３３を識別するIDを含むコマンドを、バス３２に接続されている全てのアクティブアンテナ３３に対して送信する。 - 特許庁

The communication apparatus 20 receives the message packet on the bus through the controller 30 based on the coincidence of the rewritten node ID in the arbitration field with own node ID.例文帳に追加

通信装置２０は、制御装置３０によって、書き替えられたアービトレーションフィールドのノードＩＤと、自己のノードＩＤとの一致に基づき、バス上のメッセージパケットの受信を行う。 - 特許庁

By the processing, the main controller 22 reads the peripheral unit information preserved in the relay register 36 via the main bus 26, so that the peripheral unit information is utilized.例文帳に追加

この処理により、メインコントローラ２２はメインバス２６を介して中継レジスタ３６に保存された周辺ユニット情報を読み出すことができ、周辺ユニット情報を利用することができる。 - 特許庁

To enable a bus master to output an operation request to a plurality of buses, and to enable a memory controller to accept the operation request from the buses to perform a latency control to respective ports.例文帳に追加

バスマスタが複数のバスへ動作要求を出力可能とする構成とし、メモリコントローラがバスからの動作要求を受け付け、各ポートに対するレイテンシ制御を可能とする。 - 特許庁

When an IEEE1394 bus is connected to an IEEE1394 interface 10 and a microcomputer 16 detects the connection, the microcomputer 16 sends a control signal S_1 according to the connection to a controller 11.例文帳に追加

IEEE1394インターフェース１０にIEEE1394バスが接続され、それをマイクロコンピュータ１６が検知すると、このマイクロコンピュータ１６は接続に応じたマイコン制御信号Ｓ1を制御装置１１に送る。 - 特許庁

To provide a motor controller which reduces a ripple current of a DC bus when three or more AC motors are driven severally with inverters, using a common DC power source.例文帳に追加

３台以上の交流モーターを共通の直流電源を用いてそれぞれインバーターで駆動する場合の直流母線のリップル電流を低減したモーター制御装置を提供する。 - 特許庁

The memory hub device includes a memory interface for transferring one or more of address, control and data information between the memory hub device and the memory controller via the memory bus.例文帳に追加

メモリ・ハブ・デバイスは、アドレス情報、制御情報、およびデータ情報の１つ以上を、メモリ・バスを介してメモリ・ハブ・デバイスとメモリ・コントローラとの間で転送するためのメモリ・インタフェースを含む。 - 特許庁

First driving information that an optical beacon projector/ receiver 3a receives is directly transmitted to a position information providing device 2 disposed in the bus stop by an optical beacon controller 3.例文帳に追加

光ビーコン投受光器３ａが受光した第１運行情報は、光ビーコン制御器３により、バス停留所に設けられた位置情報提供装置２へ直接的に送信される。 - 特許庁

Switches can be adjusted during operation of a memory device such that a memory controller is connected over a shared bus to a selected single NVM unit and one or more impedance terminals.例文帳に追加

メモリ装置の動作中にメモリコントローラが共有バスを経て選択された単一のＮＶＭユニット及び１つ以上のインピーダンス端子に接続されるように、スイッチを調整することができる。 - 特許庁

Control units such as a revolutionary ECU (electronic control unit) 10, etc., respectively having a CAN controller 30 and sensors such as a G sensor 18, a yaw rate sensor 22 are connected to one another through a CAN bus 26.例文帳に追加

それぞれＣＡＮコントローラ３０を有する旋回挙動ＥＣＵ１０等の制御ユニットおよびＧセンサ１８，ヨーレートセンサ２２等のセンサをＣＡＮバス２６を介して互いに接続する。 - 特許庁

To provide a signal processing module which can reduce the amount used of a bus wiring in a vehicle in which various kinds of modules mounted on the vehicle are controlled by a controller area network.例文帳に追加

車内通信ネットワークにより各種車載モジュールの制御を行う車両において、バス配線の使用量を低減させることに貢献する信号処理モジュールを提供する。 - 特許庁

When the arithmetic result of the processor 6a of a certain controller 1 is shared data, multi-address communication is performed from a communication means 12a through a network bus 5 to the other respective controllers 2-4.例文帳に追加

ある制御装置１のプロセッサ６ａの演算結果が共有データであれば、通信手段１２ａからネットワークバス５を介して他の各制御装置２〜４へ同報通信される。 - 特許庁

The I/F chip includes an FIFO circuit that buffers the read data input from the memory chips through the internal data bus, and an FIFO controller that adjusts the timing of outputting the read data buffered in the FIFO circuit to the external data bus.例文帳に追加

また、前記Ｉ／Ｆチップは、前記複数のメモリチップから前記内部データバスを介して入力されたリードデータをバッファリングするＦＩＦＯ回路と、前記ＦＩＦＯ回路にバッファリングされたリードデータの前記外部データバスへの出力タイミングを調整するＦＩＦＯコントローラと、を有する。 - 特許庁

Accordingly, the side sensors 103, 104, 106 and 107 of the second row seats and the third row seats used for deciding the collision in the side part of the vehicle behind the second row seats and the central transverse acceleration sensor 108 can be connected to the controller 109 by the separate bus lines without increasing the number of the bus lines.例文帳に追加

そのため、バスラインの数を増加せず、２列席以後の車両側部の衝突判定に用いられる２列席及び３列席サイドセンサ１０３、１０４、１０６、１０７と、中央横加速度センサ１０８とを、別のバスラインによって制御装置１０９に接続することができる。 - 特許庁

In addition to allowing verification of the legitimacy of the transactions, the authentication of the I^2C transactions enhances the reliability and serviceability of the bus and devices on the bus by allowing the Baseboard Management Controller (BMC) to quickly determine errors and specify it.例文帳に追加

前記トランザクションの合法性の検証を可能にすることに加えて、前記Ｉ^２Ｃトランザクションの認証は、ベースボード管理コントローラ（ＢＭＣ）がエラーを敏速に見つけ出して特定できるようにすることによって、バスおよびバス上のデバイスの信頼性および保守サービス性を高める。 - 特許庁

The data transfer control device includes an interface circuit 92 for performing interface processing with a host device 5 connected through a system bus, and a link controller 90 for analyzing a packet received through a serial bus, and outputting data having data unit of K bits to the interface circuit 92.例文帳に追加

データ転送制御装置は、システムバスを介して接続されるホストデバイス５との間でのインターフェース処理を行うインターフェース回路９２と、シリアルバスを介して受信したパケットの解析を行い、１つのデータ単位がＫビットとなるデータをインターフェース回路９２に出力するリンクコントローラ９０とを含む。 - 特許庁

The vehicular drive unit includes: an inverter 20 that is connected between a positive electrode bus line PL and a negative electrode bus line NL and drives a motor M1 by a switching operation; an electrical leak detector 70 for detecting an electrical leak in the inverter 20 or the motor M1; and a controller 30 for controlling the inverter 20.例文帳に追加

車両の駆動装置は、正極母線ＰＬと負極母線ＮＬとの間に接続され、スイッチング動作によりモータＭ１を駆動するインバータ２０と、インバータ２０またはモータＭ１の漏電を検出する漏電検出装置７０と、インバータ２０を制御する制御装置３０とを備える。 - 特許庁

This field bus corresponding type resolver device has a constitution wherein a circuit board 20 is provided in a chamber 27 independent of the resolvers 1, 1E in the casing 10 of the resolvers 1, 1E, and the R/D converter 6, the controller 5 and the field bus interface 4 are provided on the circuit board 20, to thereby form a single sensor 1B.例文帳に追加

本発明によるフィールドバス対応型レゾルバ装置は、レゾルバ(1,1E)の筐体(10)内のこのレゾルバ(1,1E)とは独立した部屋(27)に回路基板(20)が設けられ、この回路基板(20)にＲ／Ｄコンバータ(6)、コントローラ(5)及びフィールドバスインターフェース(4)が設けられ、１個のセンサ(1B)に形成された構成である。 - 特許庁

The bus controller renders the control circuit operable in synchronism with a clock signal in response to the detection of an access request by the detection circuit, and stops the operation of the control circuit synchronized with the clock signal, by ending bus access control that responds to the access request.例文帳に追加

バスコントローラは検出回路によるアクセス要求の検出に応答して前記制御回路をクロック信号に同期させて動作可能とし、アクセス要求に応答するバスアクセス制御を終了することによって制御回路の前記クロック信号に同期する動作を停止させる。 - 特許庁

The DC power supply system comprises: a distributed power supply unit; a DC bus having the distributed power supply unit connected to loads; a plurality of DC power supply units; a plurality of converters having the DC bus connected to the plurality of DC power supply units respectively; and a controller controlling the plurality of converters.例文帳に追加

分散電源装置と、前記分散電源装置を負荷に接続する直流バスと、複数の直流電源装置と、前記直流バスに複数の直流電源装置をそれぞれ接続するコンバータと、前記複数のコンバータを制御する制御器とを備える。 - 特許庁

A camera signal processing system circuit 12 converts image data photographed with a photographing section 11 into a component signal, a JPEG commanding processing circuit 18 applies JPEG compression coding to the component signal, and the resulting signal is stored in a data storage memory 17 via a JPEG bus controller 19 and the JPEG bus 21.例文帳に追加

撮影部１１で撮影された画像データは、カメラ信号処理系回路１２でコンポーネント信号に変換され、ＪＰＥＧ圧縮伸長処理回路１８でＪＰＥＧ圧縮符号化されＪＰＥＧバスコントローラ１９、ＪＰＥＧバス２１を介してデータ蓄積用メモリ１７に記憶される。 - 特許庁

A device controller board 21 mounts a plurality of small-scale FPGAs 2111, 2112, 2113, each being functionally divided into a PCI bus control, a main memory control and a local bus control, respectively, so that logic data stored in configuration ROMs 2114, 2115, 2116 are loaded in the FPGA, when a power switch is set on.例文帳に追加

装置コントローラ基板２１に、複数の小規模のＦＰＧＡ2111、2112、2113を搭載し、各ＦＰＧＡをＰＣＩバス制御、主記憶制御、ローカルバス制御にそれぞれ機能分割し、コンフィグレーションＲＯＭ2114、2115、2116に格納されている論理データを、電源投入時にＦＰＧＡ内にローディングする。 - 特許庁

A controller 20 for managing asynchronous transmission among a plurality of nodes connected to a serial bus detects each of the unique IDs of transmission and reception nodes connected to the serial bus, and stores the detected unique IDs of the transmission and reception nodes to the PRO 24 and CON 25 of a RAM 23.例文帳に追加

シリアルバスに接続された複数のノード間の非同期伝送を管理するコントローラ２０は、シリアルバスに接続された送信ノードおよび受信ノードの各固有ＩＤを検知し、検知された送信ノードおよび受信ノードの固有ＩＤをＲＡＭ２３のＰＲＯ２４、ＣＯＮ２５に記憶する。 - 特許庁

To control an electromagnetic radiation noise emitted from a printer controller to the necessary minimum and to reduce the influence of the noise to an external device by controlling a PCI clock signal to be supplied to a PCI option bus according to the connection state of the extension of an option unit to be connected to a PCI bus.例文帳に追加

ＰＣＩバスに接続されるオプションユニットの増設の接続状態によりＰＣＩオプションバスに供給されるＰＣＩクロック信号を制御することで、プリンタコントローラから放射される電磁波放射ノイズを必要最低限のものとし、外部機器への影響を少なくする。 - 特許庁

By an encryption key control circuit (5) and a bus controller (4), the synchronous update of the encryption key is instructed to the first encryption key producing circuit in a group, to which the bus slaves selected as the object of access belong, and a second encryption key producing circuit corresponding to the group.例文帳に追加

暗号鍵制御回路（５）バスコントローラ（４）によりアクセス対象として選択されたバススレーブが属するグループ内の前記第１の暗号鍵生成回路と当該グループに対応する第２の暗号鍵生成回路とに対して暗号鍵の同期的更新を指示する。 - 特許庁