「bus controller」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

The P-ATA controller 201 controls via the parallel ATA bus 201a an ODD 7b mounted in the select bay slot 7.例文帳に追加

一方、Ｐ−ＡＴＡコントローラ２０１はパラレルＡＴＡバス２０１ａを介してセレクトベイスロット７に装着されるＯＤＤ７ｂを制御する。 - 特許庁

The controller generates electric pulses different in frequencies transferred to the plurality of band-pass filter/igniter assemblies via a two-wire type ignition bus.例文帳に追加

制御機は二線式点火バスを経て複数の帯域通過フィルタ／点火器アセンブリへ転送される異なる周波数の電気的パルスを発生する。 - 特許庁

To provide the interruption controller of a PCI bus for generating door bell interruption even from a peripheral slot which is not provided with any processor.例文帳に追加

プロセッサーを持たないペリフェラルスロットからでもドアベル割り込みを発生させることが可能なＰＣＩバスの割り込み制御装置を提供する。 - 特許庁

In this case, a picture in the middle of recording is kept as it is, and recording is exclusively performed at a speed which performance of a CPU, a bus, etc, of a controller 29 permit.例文帳に追加

この場合は録音中画面のままとし、制御装置２９のＣＰＵ、バス等の性能が許す限りの速度で録音に専念する。 - 特許庁

The controller 51 supplies control information supplied from the processor 52 to the accumulation device 53 or outputs it to an inner bus 11.例文帳に追加

制御装置５１は、処理装置５２から供給される制御情報を、蓄積装置５３に供給し、また内部バス１１に出力する。 - 特許庁

The image data passed through graphic processing is compressed at an image compressing part 711, and transferred and stored into a memory 121 or the like via a bus controller.例文帳に追加

グラフィック処理された画像データは画像圧縮部７１１で圧縮され、バスコントローラを介してメモリ１２１等に転送され、格納される。 - 特許庁

In the duplex control device 1, either one of controllers 10 and 20 connected to a data bus 40 notifies start information of data input to the other controller prior to data input from an input device 30, and the other controller synchronously receives data, when the one controller receives the data from the input device 30 through the data bus 40 the other controller, according to the notification.例文帳に追加

二重化制御装置１は、データバス４０に接続する制御装置１０、制御装置２０において、いずれかの制御装置が入力装置３０からのデータ入力に先立って他の制御装置にそのデータ入力の開始情報を通知し、他の制御装置はいずれかの制御装置がデータバス４０を介して入力装置３０からデータを受信する際に、その通知に応じて同期して受信する。 - 特許庁

When a host controller 100 instructs execution of the memory cycle of the SRAM 320 to a memory controller 200, an SRAM controller 203 in the memory controller 200 outputs a memory control command for the SRAM 320 to an SRAM control line 504, and outputs address data through a shared address/data bus 503.例文帳に追加

メモリコントローラ２００において、ホストコントローラ１００がＳＲＡＭ３２０のメモリサイクルの実施をメモリコントローラ２００に指示すると、ＳＲＡＭコントローラ２０３は、ＳＲＡＭ３２０に対するメモリ制御コマンドをＳＲＡＭ制御線５０４に出力し、アドレスデータを共通アドレス／データバス５０３にて出力する。 - 特許庁

Meanwhile, when a predetermined switching condition is established, a command to use an OHCI host controller is issued to the USB controller (S310-S330), and bus reset is issued to the USB storage device through the OHCI host controller (S340).例文帳に追加

一方、所定の切替条件が成立した際には、ＯＨＣＩホストコントローラよる制御への切り替えをＵＳＢコントローラに対して指令し（Ｓ３１０〜Ｓ３３０）、さらに、ＯＨＣＩホストコントローラを介してＵＳＢストレージデバイスに対してバスリセットを発行する（Ｓ３４０）。 - 特許庁

The first controller detects switching signals for switching the 'on' and 'off' states of the switch to a memory and store into the memory and transmits the stored values to the second controller via the communication bus, the second controller controls the control system devices based on the received stored values.例文帳に追加

第１コントローラは、スイッチの「入り」状態及び「切り」状態のスイッチ信号を検出してメモリに記憶・保持し、その記憶値を通信バスを介して第２コントローラに送信し、該第２コントローラは、前記受信した記憶値に基づいて、制御系装置を制御する。 - 特許庁

When the load exceeds 50%, by control by the controller 103, the switch 102 selects electric power of the system bus bar 23 and supplies the electric power to the motor 15.例文帳に追加

負荷が５０％を越えると、コントローラ１０３の制御により、開閉器１０２が系統母線２３の電力を選択して、モータ１５に供給する。 - 特許庁

Each function blocks has a memory 27 and a CPU 33, and the memory 27 and the CPU 33 are connected through a memory controller 31 and a bus bridge 35.例文帳に追加

この各機能ブロックは、メモリ２７と、ＣＰＵ３３とを有しており、メモリ２７とＣＰＵ３３とは、メモリコントローラ３１と、バスブリッジ３５とを介して接続されている。 - 特許庁

There are provided a printer unit 2, a picture processing block 3, a thinning and compression/expansion processing block 4, a storage unit 5 and a system controller 6 which are connected through a bus line 7.例文帳に追加

バスライン７を介して接続されたプリンタ部２、画像処理ブロック３、間引き，圧縮伸張処理ブロック４、ストレージ部５及びシステムコントローラ６を備える。 - 特許庁

At the memory access, the memory controller 10 outputs instructions including 2nd identification numbers to the DIMMs 11a to 11d through the control signal bus 102.例文帳に追加

メモリアクセスを行うとき、メモリコントローラ１０は、制御信号バス１０２を介してＤＩＭＭ１１ａ〜１１ｄに第２識別番号を含む命令を出力する。 - 特許庁

A baseboard management controller (BMC) generates a correspondence table between a bus number/device number of each peripheral device and a physically connecting position thereof when starting a BIOS.例文帳に追加

ベースボード管理コントローラ（ＢＭＣという）は、ＢＩＯＳ起動時に、各々の周辺装置のバス番号・デバイス番号と物理接続位置の対応表を生成する。 - 特許庁

In a data storage device including a flash array 58 and a universal serial bus (USB) controller 56 in conformity with the USB specification, a unit 46 includes an erasable nonvolatile memory module called a flash module 58, which can receive a write command and a read command from a host platform 44.例文帳に追加

ＵＳＢ仕様に適合性がある、フラッシュアレイ５８及びユニバーサル・シリアル・バス（ＵＳＢ）制御器５６から構成されたデータ記憶装置。 - 特許庁

To provide a method and a program therefor which optimize a memory controller by voluntarily resetting the priority ranking of requests based on activities of a memory bus.例文帳に追加

メモリ・バスのアクティビティに基づいたリクエストの自発的な再優先順位付けによりメモリ・コントローラを最適化するための方法及びプログラムを提供する。 - 特許庁

To provide a multi-system controller capable of operating in various USB (Uniform Serial Bus) modes so that it may be used with different types of host gaming systems.例文帳に追加

様々なＵＳＢ（Ｕｎｉｆｏｒｍ Ｓｅｒｉａｌ Ｂｕｓ）モードで動作でき、様々なタイプのホストゲームシステムで使用することができるマルチシステムゲームコントローラを提供すること。 - 特許庁

Also, a VXI controller (a form where it is inserted into a VXI bus) for dedicated design becomes unnecessary because a general-purpose computer can be used as measuring instrument.例文帳に追加

また、計測器コントローラとして汎用コンピュータを使用できるので、専用設計のＶＸＩコントローラ（ＶＸＩバスに挿入する形態）が不要となる。 - 特許庁

Furthermore, a bus 30 consisting of multiple equal-length wirings is formed on the wiring board 1 in order to connect the DDR memory 20 and memory controller 10.例文帳に追加

また、配線基板１には、ＤＤＲメモリ２０とメモリコントローラ１０とを接続する、複数の等長配線からなるバス３０が形成されている。 - 特許庁

Control signals issued by the bus controller indicate to each slave which masters are not ready to receive the data it requested from that slave.例文帳に追加

バスコントローラによって発行された制御信号は、どのマスタが、要求したデータを、スレーブから受信する準備ができていないかを各スレーブに対して示す。 - 特許庁

Concerning a plotting processor 204, a bus controller 205 with graphics command generating function generates the processing command of a geometry processing part 206 for the received 3D data.例文帳に追加

描画処理装置２０４のバスコントローラ２０５に描画コマンド生成機能を設け、ＣＰＵ２０２から描画データの書き込みアドレスとデータを転送する。 - 特許庁

To test the data transfer of a peripheral component interface(PCI) bus, without using an external storage device and its external storage controller.例文帳に追加

外部記憶装置とその外部記憶制御装置とを使用することなくＰＣＩバスのデータ転送試験が可能なデータ転送試験システムを提供する。 - 特許庁

On the other hand, IDE bus 150 connects the IDE controller 130 and a hard disk driver 152 for reading and writing audio data.例文帳に追加

一方、ＩＤＥバス１５０は、ＩＤＥコントローラ１３０と、オーディオデータの読み出しおよび書き込みを行うハードディスクドライブ１５２とを接続するためのものである。 - 特許庁

This data flow control/storage device 1 is provided with a video ASIC 74 and a memory controller ASIC 76 and which are respectively connected onto a PCI bus 78.例文帳に追加

本発明のデータフロー制御・記憶装置１５は、ビデオＡＳＩＣ７４とメモリコントローラＡＳＩＣ７６とを備え、それぞれＰＣＩバス７８上に連結されている。 - 特許庁

A configuration part 164 includes a bus failure indicator 164a, updates a configuration register, and transmits reply transaction to an inbound controller part 163.例文帳に追加

コンフィグレーション部１６４はバス障害インジケータ１６４ａを持ち、コンフィグレーションレジスタを更新し、リプライトランザクションをインバウンドコントローラ部１６３に送信する。 - 特許庁

To provide a memory controller and a data processor for grouping requests from a plurality of memory access requesters in order to increase the use efficiency of a bus.例文帳に追加

複数のメモリアクセスリクエスタからのリクエストでも、バスの使用効率を高めるためのグループ化が可能なメモリコントローラおよびデータ処理装置を提供する。 - 特許庁

A clock supply part sets up reference clock frequency lower than normal frequency and transmits the set clock frequency information 28 to an I/O bus controller 8.例文帳に追加

クロック供給部２６は、基準となるクロック周波数を通常の周波数より低くし、そのクロック周波数情報２８をＩ／Ｏバスコントローラ８に伝送する。 - 特許庁

The bus 100 is formed of layer buses 101-104 for each layer, and a DMA controller 114, a memory interface part 115 and a bridge 125 are connected thereto.例文帳に追加

バス１００は、レイヤ毎のレイヤバス１０１〜１０４から構成されており、ＤＭＡコントローラ１１３、メモリインターフェイス部１１５及びブリッジ１２５が接続されている。 - 特許庁

A memory controller 106 prevents a CPU and other I/O bus master from accessing a memory 110 during a code (for example, a trusted core) initialization process.例文帳に追加

メモリコントローラ１０６は、ＣＰＵおよび他のＩ／Ｏバスマスタがコード（たとえば、トラステッドコア）初期化プロセス中にメモリ１１０にアクセスするのを防止する。 - 特許庁

The optical network system comprises a plurality of sub-networks 3a-3n in a network system 1, and a multi-bus controller 2 separately applies a wavelength multiplex to the individual sub-networks 3a-3n.例文帳に追加

ネットワークシステム１内に複数のサブネットワーク３ａ〜３ｎを設け、マルチバスコントローラ２でサブネットワーク３ａ〜３ｎの夫々に対して別個に波長多重を行う。 - 特許庁

To provide a data transfer controller and electronic equipment, capable of simplifying circuit control or circuit configuration and improving effective bus transfer speed.例文帳に追加

回路制御や回路構成を簡素化でき、実効的なバスの転送速度を向上できるデータ転送制御装置及び電子機器を提供すること。 - 特許庁

The image reproducing apparatus can be provided with a function as a digital multi-function machine by being connected with a controller board 130 through a parallel bus 120.例文帳に追加

また、この画像再生装置は、パラレルバス１２０を介してコントローラーボード１３０を接続することで、ディジタル複合機としての機能をもたせることができる。 - 特許庁

To provide a high-speed serial bus controller with which efficiency in a system test is improved by adding a function for easily generating arbitrary error packets.例文帳に追加

容易に任意のエラーパケットを発生させる機能を付加することにより、システム試験の効率向上を図った高速シリアルバスコントローラを提供すること。 - 特許庁

A data transfer apparatus comprises more than one PEs(processor element) 1a-1h connected in a ring form and a bus controller 2 to control the PEs 1a-1h in a centralized manner.例文帳に追加

データ転送装置は、リング状に接続された複数のＰＥ１ａ〜１hと、これらＰＥ１ａ〜１hを集中的に管理するバスコントローラ２とを備えている。 - 特許庁

The 1st chip select signal and 2nd chip select signal, on the other hand, are generated by a memory controller and inputted to respective memory modules through mutually different bus lines.例文帳に追加

一方、第１チップ選択信号及び第２チップ選択信号がメモリコントローラから生じ、相異なるバスラインを通じて各メモリモジュールに入力される。 - 特許庁

The data processor is equipped with a processor 1, a DMA processor 2, a local memory 3, a local memory 4, a memory controller 5, a main memory 6, a DMA processor interface 7, and an address data bus 8.例文帳に追加

データ処理装置は、プロセッサ１、DMAプロセッサ２、ローカルメモリ３、ローカルメモリ４、メモリコントローラ５、メインメモリ６、DMAプロセッサインタフェース７、アドレスバス・データバス８を備える。 - 特許庁

The main controller 10 switches connection between each IP core 30 and the bus according to a schedule predetermined based on predetermined time slices.例文帳に追加

主制御部１０は、所定のタイム・スライスに基づいて予め定められたスケジュールにしたがって、各々のＩＰコア３０とバスとの間の接続を切り替える。 - 特許庁

The controller 400 controls first to n-th (n is an integer of two or more) circuit devices 100-1 to 100-n connected through a bus BSG.例文帳に追加

制御装置４００は、バスＢＳＧを介して接続される第１〜第ｎ（ｎは２以上の整数）の回路装置１００−１〜１００−ｎを制御する。 - 特許庁

To provide a programmable controller for reducing the traffic of an internal bus by responding to a data exchange request from the other device connected to a network in real time.例文帳に追加

ネットワークに接続された他の装置からのデータ交換要求にリアルタイムに応答し、内部バスのトラフィックを軽減するプログラマブルコントローラを提供すること - 特許庁

This system has a printer unit 2 connected via a bus line 7, an image processing block 3, a skipping, compression/decompression processing block 4, a storage unit 5, and a system controller 6.例文帳に追加

バスライン７を介して接続されたプリンタ部２、画像処理ブロック３、間引き，圧縮伸張処理ブロック４、ストレージ部５及びシステムコントローラ６を備える。 - 特許庁

The packet transferred from the data transfer controller 10 at the host side via the serial bus includes a synchronous signal code field for setting up synchronous signal code.例文帳に追加

シリアルバスを介してホスト側データ転送制御装置１０から転送されるパケットが、同期信号コードを設定するための同期信号コードフィールドを含む。 - 特許庁

To improve power saving by implementing appropriate power control and reference clock control on a high speed serial bus connecting an engine and a controller.例文帳に追加

本発明は、エンジンとコントローラを接続する高速シリアルバスの電力制御及びリファレンスクロックの制御を適切化して省電力を向上させる。 - 特許庁

The host controller receives a signal from the first system bus at an M clock cycle, and outputs the signal to the MFHS at an N clock cycle satisfying N>M.例文帳に追加

ホストコントローラは、Ｍクロックサイクルで第１のシステムバスからの信号を受信し、この信号をＮ＞ＭであるＮクロックサイクルでＭＦＨＳバスに対して出力する。 - 特許庁

A master controller 3401 switches the correspondence set between the bus requests given from a selector 3404 and an arbitration sequencer of each priority according to the value of a register 3401b.例文帳に追加

レジスタ３４０１ｂの値に応じて、マスタコントローラ３４０１は、セレクタ３４０４によるバス要求と各優先度のアービトレーションシーケンサとの対応を切り替える。 - 特許庁