「bus interface controller」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

When a power switch 24 is off, a CPU 40, a card controller 41, a digital interface circuit 53, and a card slot 16 are operated by bus power supply from the computer 15.例文帳に追加

電源スイッチ２４がＯＦＦ状態の場合、コンピュータ１５からのバス電源によってＣＰＵ４０、カードコントローラ４１、デジタルインターフェイス回路５３、カードスロット１６を作動させる。 - 特許庁

The controller 100 for the display device is provided with the connector/digital serial bus interface device 160 and an inversion part for use of a module having a write protection pin.例文帳に追加

表示装置の制御装置１００は、コネクター/デジタル直列バス・インターフェース装置１６０を具備し、ライトプロテクションピンが設置されたモジュールの使用のための反転部を具備する。 - 特許庁

The constituting elements of a printer 740 are connected through a printer controller 741 and a data selector 748 to a 1394 interface part 749 for a 1394 serial bus.例文帳に追加

プリンタ７４０は、その構成要素が、プリンタコントローラ７４１及びデータセレクタ７４８を介して１３９４シリアルバス用の１３９４インターフェース部７４９に接続されている。 - 特許庁

When the image data are displayed by the 2nd system, the connection destination of a bus interface of a DVD drive 25 is switched to a stream controller 112 by a multiplexer 111.例文帳に追加

第２のシステムによって画像データを表示する場合、ＤＶＤドライブ２５のバスインタフェースの接続先は、マルチプレクサ１１１によってストリームコントローラ１１２に切り替えられる。 - 特許庁

A CPU 21 converts data of high speed LAN protocol received by a LAN bus controller 33 into ATAPI protocol, a PIO (Parallel Interface Output) transmission register 13 once stores the data, and an ATAPI bus controller 11 reads the data from the PIO transmission register 13 and transmits them to the host.例文帳に追加

ＬＡＮバスコントローラ３３が受信した高速ＬＡＮのプロトコルのデータを、ＣＰＵ２１がＡＴＡＰＩプロトコルに変換すると共にＰＩＯ送信レジスタ１３がそのデータを一旦格納し、ＡＴＡＰＩバスコントローラ１１がＰＩＯ送信レジスタ１３からそのデータ読み出してホスト装置に送信する。 - 特許庁

This FIFO memory controller comprises a size specifying means 106 capable of setting software specifying an access bus width for the FIFO memory 104, and an external interface means 107 for controlling the access data width to the FIFO memory according the access bus width.例文帳に追加

ＦＩＦＯメモリ１０４に対するアクセスバス幅を指定するソフトウェア設定可能なサイズ指定手段１０６と、アクセスバス幅に応じてＦＩＦＯメモリへのアクセスデータ幅を制御する外部インターフェイス手段１０７とを備える。 - 特許庁

A CPU 5 has both function of directly issuing an external bus access request to an external memory interface 3 and function of issuing a DMA (Direct Memory Access) transfer request to a DMAC (Direct Memory Access Controller) 4.例文帳に追加

ＣＰＵ５は、外部メモリインタフェース３に直接外部バスアクセス要求を発行する機能と、ＤＭＡＣ４に対してＤＭＡ転送要求を行う機能と、の両方を備える。 - 特許庁

When an IEEE1394 bus is connected to an IEEE1394 interface 10 and a microcomputer 16 detects the connection, the microcomputer 16 sends a control signal S_1 according to the connection to a controller 11.例文帳に追加

IEEE1394インターフェース１０にIEEE1394バスが接続され、それをマイクロコンピュータ１６が検知すると、このマイクロコンピュータ１６は接続に応じたマイコン制御信号Ｓ1を制御装置１１に送る。 - 特許庁

The memory hub device includes a memory interface for transferring one or more of address, control and data information between the memory hub device and the memory controller via the memory bus.例文帳に追加

メモリ・ハブ・デバイスは、アドレス情報、制御情報、およびデータ情報の１つ以上を、メモリ・バスを介してメモリ・ハブ・デバイスとメモリ・コントローラとの間で転送するためのメモリ・インタフェースを含む。 - 特許庁

A timer counter signal path 131 is provided between an engine board 120 that is an image-forming engine and a controller board 110 which controls the entire apparatus separately from a bus interface 130 between an engine and a controller which mainly transfers data.例文帳に追加

作像エンジンであるエンジンボード１２０と装置全体の制御を行うコントローラボード１１０との間に、主にデータのやりとりをするエンジン・コントローラ間バス・インターフェース１３０とは別個にタイマーカウンタ信号路１３１を設ける。 - 特許庁

This evaluation microprocessor constituted by a variable logic device 36 has a test interface unit 80 for connecting a first user logic 25 to the CPU bus 20 coupled with a processor core, and connecting them to an external evaluation controller 7, and user interface units 23, 24 capable of connecting the CPU bus to a target system.例文帳に追加

可変論理デバイス（３６）で構成される評価用マイクロプロセッサは、プロセッサコアが結合するＣＰＵバス（２０）に第１ユーザロジック（２５）を接続し、それらを外部の評価用コントローラ（７）に接続するテストインタフェースユニット（８０）と、ＣＰＵバスをターゲットシステムへ接続可能にするユーザインタフェースユニット（２３，２４）とを有する。 - 特許庁

The memory controller includes an external bus interface coupled to an external bus to communicate read and write instructions with an external device, a memory array interface coupled to a memory array to perform reads and writes on a memory array, and an overwrite module to write a desired value to a desired address of the memory array.例文帳に追加

メモリコントローラは、外部装置と読み取り及び書き込みインストラクションを通信するために外部バスに結合された外部バスインターフェイスと、メモリアレイにおいて読み取り及び書き込みを遂行するためにメモリアレイに結合されたメモリアレイインターフェイスと、メモリアレイの希望のアドレスに希望の値を書き込むためのオーバーライトモジュールとを備えている。 - 特許庁

When inspecting the timing controller 8, the first route R1 is selected by the switching section 23 to allow the control signal SE to bypass the bus interface 21, which has a slow operation clock, and to be directly input to the data signal processing section 22, thereby inspecting the timing controller 8 surely.例文帳に追加

タイミングコントローラ８の検査時には、切換部23により第１経路R1を選択することで、動作クロックが遅いバスインターフェース21を経由せずに、制御信号SEをデータ信号処理部22へと直接入力するので、タイミングコントローラ８を確実に検査できる。 - 特許庁

A controller in the interface card responds to a manufacturer of a hard disk device connected electrically, an equipment number, and a type of the device, in response to a query of a BIOS by a bus interface, and expands the hard disk interface of a type not supported inherently by the mother board, by emulating a hard disk control unit existing on the mother board.例文帳に追加

このインターフェースカード内のコントローラは、バスインタフェースによりＢＩＯＳのクエリに応じ、電気的な接続をしているハードディスク・デバイスの製造業者、機器番号、デバイスのタイプをレスポンスし、マザーボード上にあるハードディスクコントロールユニットを模擬することで、マザーボードが本来支援しないタイプのハードディスクインターフェースを拡充する。 - 特許庁

To include an R/D converter, a controller, a field bus interface, a power circuit or the like in the casings of resolvers, to miniaturize the shape, and to thereby realize wire saving and improvement in reliability.例文帳に追加

本発明は、レゾルバの筐体内にＲ／Ｄコンバータ、コントローラ、フィールドバスインターフェース及び電源回路等を内蔵させ、形状を小型化し、省線化及び信頼性の向上を得ることを目的とする。 - 特許庁

To provide a host interface circuit capable of remarkably reducing the signal transition of an external address from an external host control device to reduce the power consumption and restricting the complication of the software processing of the external host control device by adding a simple address generating circuit to an interface circuit for transmitting the data through a bus controller circuit of the external host control device without using a DMA controller and a memory bus.例文帳に追加

ＤＭＡコントローラやメモリバスを必要とせずに外部ホスト制御装置のバスコントローラ回路経由でデータの送受信を行うインターフェース回路に対して、簡単なアドレス生成回路を付加することにより、外部ホスト制御装置からの外部アドレスバスの信号遷移を大幅に削減して電力消費を軽減且つ外部ホスト制御装置のソフトウェア処理の複雑化を抑制したホストインタフェース回路を提供する。 - 特許庁

An external device 100 is provided with a media controller 12 connected to a system bus 11, and the media controller 12 is provided with, e.g. a protocol circuit 13 for camera control, a protocol circuit 14 for GPS control and an interface 15 connected to an electronic apparatus.例文帳に追加

外部機器１００には、システムバス１１に接続されるメディアコントローラ１２が設けられ、このメディアコントローラ１２には、例えばカメラ制御用プロトコル回路１３と、ＧＰＳ制御用プロトコル回路１４と、電子機器に接続されるインターフェース１５が設けられている。 - 特許庁

This external device 100 is provided with a media controller 12 to be connected to a system bus 11 and the media controller 12 is provided with, for example, a camera control protocol circuit 13, a GPS(Global Positioning System) control protocol circuit, and an interface 15 to be connected to an electronic device.例文帳に追加

外部機器１００には、システムバス１１に接続されるメディアコントローラ１２が設けられ、このメディアコントローラ１２には、例えばカメラ制御用プロトコル回路１３と、ＧＰＳ制御用プロトコル回路１４と、電子機器に接続されるインターフェース１５が設けられている。 - 特許庁

This field bus corresponding type resolver device has a constitution wherein a circuit board 20 is provided in a chamber 27 independent of the resolvers 1, 1E in the casing 10 of the resolvers 1, 1E, and the R/D converter 6, the controller 5 and the field bus interface 4 are provided on the circuit board 20, to thereby form a single sensor 1B.例文帳に追加

本発明によるフィールドバス対応型レゾルバ装置は、レゾルバ(1,1E)の筐体(10)内のこのレゾルバ(1,1E)とは独立した部屋(27)に回路基板(20)が設けられ、この回路基板(20)にＲ／Ｄコンバータ(6)、コントローラ(5)及びフィールドバスインターフェース(4)が設けられ、１個のセンサ(1B)に形成された構成である。 - 特許庁

This USB device 1 and the like is provided with a USB controller 11, which provides a USB interface to the host and generates a data direction signal 8 identifying a data flow direction on a USB bus, and an insulation circuit 9 performing electrical insulation of the USB bus according to the data direction signal 8 generated by the USB controller 11.例文帳に追加

ホストに対するＵＳＢインタフェースを提供するとともに、ＵＳＢバス上のデータの流れ方向を識別するデータディレクション信号８を生成するＵＳＢコントローラ１１と、ＵＳＢコントローラ１１が生成したデータディレクション信号８によってＵＳＢバスの電気的な絶縁を行う絶縁回路９とを備えるＵＳＢデバイス１等。 - 特許庁

Thus, the address outputted to the memory controller 200 and the address outputted from the memory controller 200 to the buffer memory 400 are monitored so that it is possible to detect the error of the address in the memory interface bus without incorporating any address in the data stored in the buffer memory 400.例文帳に追加

このように、メモリコントローラ２００に出力されるアドレスと、メモリコントローラ２００からバッファメモリ４００に出力されるアドレスとを監視することにより、バッファメモリ４００に格納されるデータ中にアドレスを組み込まなくても、メモリインタフェースバスでのアドレスのエラーを検出できる。 - 特許庁

The system controller 100 is connected to a communication transfer device 1 for converting communication protocol and input/output I/F (Interface) through a USB (Universal Serial Bus) cable 2 and is also connected to an operating table 120 made by another company through a remote cable 3.例文帳に追加

システムコントローラ１００は、ＵＳＢケーブル２により通信プロトコルおよび入出力Ｉ／Ｆを変換するための通信転送装置１と接続され、さらにリモートケーブル３により他社製手術台１２０と接続されている。 - 特許庁

Thereafter, on the basis of a switching signal from a switching signal generation circuit 26, the address and the Arcnet controller control signal from a PCI interface circuit 14 are respectively supplied through the switching circuits 22 and 24 to the Arcnet controller 16 and the Arcnet controller 16 is shifted to be under the control of a PCI bus 12.例文帳に追加

その後、切替信号発生回路２６からの切替信号に基づいて、ＰＣＩインタフェース回路１４からのアドレスおよびＡｒｃｎｅｔコントローラ制御信号がそれぞれ切替回路２２および２４を介してＡｒｃｎｅｔコントローラ１６に与えられ、Ａｒｃｎｅｔコントローラ１６がＰＣＩバス１２の制御下に移される。 - 特許庁

The system includes a controller 405, a network interface 410, a plurality of user actuated devices coupled to the controller 405, an electronic switch 415 coupled to the controller 405, a first connector having terminals linking to motorcycle power (+12 Vdc) and a network bus, and a second connector coupled to a device external to the control system.例文帳に追加

システムは、コントローラ４０５と、ネットワークインターフェース４１０と、コントローラ４０５へ結合される複数のユーザ作動式装置と、コントローラ４０５へ結合される電子スイッチ４１５と、オートバイ電源（＋１２Ｖｄｃ）及びネットワークバスへ連結する端子を有する第１のコネクタと、当該制御システムの外部の装置へ結合される第２のコネクタとを有する。 - 特許庁

The apparatus 3 (PC) for setting the printer information comprises a ROM 32, a controller 31, a RAM 33, a display unit 39, a speaker 38, an output controller 34, a keyboard 24, a mouse 22, a microphone 23, and input controller 35, an interface 36 for transmitting data to the externally connected printer 1, and a bus 37.例文帳に追加

本発明のプリンタ情報の設定装置（ＰＣ）３は、ＲＯＭ３２と、制御部３１と、ＲＡＭ３３と、表示部３９と、スピーカ３８と、出力制御部３４と、キーボード２４と、マウス２２と、マイク２３と、入力制御部３５と、外部に接続されたラベルプリンタ１との聞でデータの送受信を行うインタフェース３６と、バス３７と、を備えている。 - 特許庁

The printer comprises a printer controller 10 for developing objective image date delivered from a host computer 20 into image data for printing, and a printer engine 30 for printing out image data delivered from the printer controller 10 on a recording sheet wherein an AGP bus 18 is employed as an interface for transferring the image data from the printer controller 10 to the printer engine 30.例文帳に追加

ホストコンピュータ２０から送られる印字対象の画像データを印字用の画像データに展開するプリンタコントローラ１０と、プリンタコントローラ１０から送られる画像データを記録紙に印字出力するプリンタエンジン３０と、を備えたプリンタ装置において、プリンタコントローラ１０からプリンタエンジン３０に画像データを転送するインターフェースとしてＡＧＰバス１８を用いる。 - 特許庁

A method for operating a device for controlling and/or monitoring a manufacturing and/or packaging facility on a bus 33 is described in detail and the controller 30 is provided with an interface 34 to be connected with the bus 33, a main memory 36 for storage of a control program 31 and a means for performing the control program 31.例文帳に追加

バス３３上で、製造および／または包装設備を制御および／または監視する装置を操作する方法が明細に記載され、コントローラ３０が、バス３３に接続されるインターフェース３４と、制御プログラム３１の格納のための主メモリ３６と、制御プログラム３１を実行する手段とを備える。 - 特許庁

A communication controller 7 is provided with a TCP/IP engine section 15 which performs TCP/IP communication by operating a resource, a network interface section 11 which performs data transfer etc., between outside equipment and the engine section 15, and a bus interface section 13 which performs data transfer etc., between a CPU 2 and the engine section 15.例文帳に追加

通信コントローラ７は、リソースを操作してＴＣＰ／ＩＰ通信を行うＴＣＰ／ＩＰエンジン部１５と、外部機器とＴＣＰ／ＩＰエンジン部１５との間のデータの受け渡し等を行うネットワークインタフェース部１１と、ＣＰＵ２とＴＣＰ／ＩＰエンジン部１５との間のデータの受け渡し等を行うバスインタフェース部１３とを具備する。 - 特許庁

The controller is provided with a system interface connected electrically to a computer system, a memory interface connected electrically to the memory module, a data buffer for buffering a data, and a data compression/depression module connected electrically to the data buffer via an interactive bus to compress/depress the data stored in the data buffer.例文帳に追加

コントローラは、コンピュータシステムに電気的に接続されたシステムインターフェイスと、メモリーモジュールに電気的に接続されたメモリーインターフェイスと、データをバッファリングするためのデータバッファと、データバッファに記憶されたデータを圧縮/解凍するために、双方向バスを介してデータバッファに電気的に接続されたデータ圧縮/解凍モジュールとを備える。 - 特許庁

To provide a system and methods which construct a communication link in a process control system having a local I/O interface and a remote I/O interface connected through a remote I/O communication bus in a communicable way and a controller connected to an I/O device through a remote I/O communication link.例文帳に追加

リモートＩ／Ｏ通信バスを介して通信可能に結合されたローカルＩ／ＯインタフェースおよびリモートＩ／Ｏインタフェースを有する、リモートＩ／Ｏ通信リンクを介してＩ／Ｏ装置に接続されたコントローラを有するプロセス制御システムにおいて通信リンクを構成するシステムおよび方法を提供すること。 - 特許庁

To provide a DMA (direct memory access) controller, a printer, and a DMA control method that, even in a DMA transfer, transfers a USB (universal serial bus) packet with the amount of data corresponding to the DMA transfer by configuring the DMA transfer for a given amount of USB packet data to a USB interface controller.例文帳に追加

ＵＳＢインタフェース制御装置に対する任意のデータ量のＵＳＢパケットデータのＤＭＡ転送を設定し、ＤＭＡ転送を行った場合においても、該ＤＭＡ転送に応じたデータ量のＵＳＢパケットを転送可能としたＤＭＡ制御装置、印刷装置、及びＤＭＡ制御方法を提供する。 - 特許庁

A smart power meter 205 comprises: a meter metrology component 225 configured to monitor an amount of energy supplied via a power line; and a Universal Serial Bus (USB) device controller 215 configured to interface with a USB connection 250.例文帳に追加

スマート電力計２０５は、電力線を介して供給されるエネルギー量を監視するように構成されたメータ計測コンポーネント２２５と、ＵＳＢ接続２５０とインターフェースをとるように構成されたＵＳＢ（ユニバーサルシリアルバス）デバイスコントローラ２１５とを共に含む。 - 特許庁

The encryption/decryption processing method employs a configuration, where a NIC(network interface controller) 1 for carrying out data communication with an encrypted digital signal, a CPU 2, M encryption processing processors 31-3m, and N+1 memories 4, 41-4n, which are interconnected by an internal bus 5.例文帳に追加

暗号化されたディジタル信号によってデータ通信を行うＮＩＣ（ネットワーク・インタフェース・コントローラ）１、ＣＰＵ２、Ｍ個の暗号処理プロセッサ３１〜３ｍ、及びＮ＋１個のメモリ４，４１〜４ｎが内部バス５で結合された構成を有する。 - 特許庁

A circuit board 10 is mounted with an optical cable connector 12 and a twisted pair cable connector 14, a gigabit LAN controller 16, a controller FPGA 18 forming analysis data from the frame signals obtained through the gigabit LAN controller 16, a memory 20 where the formed data are stored, and a high-speed (32 bits or 64 bits) bus interface 22 where a computer is connected.例文帳に追加

回路基板１０上に、光ケーブル用コネクタ１２及びツイストペアケーブル用コネクタ１４と、ギガビットＬＡＮコントローラ１６と、このギガビットＬＡＮコントローラで得られたフレーム信号から解析用のデータを作成するコントローラ用ＦＰＧＡ１８と、作成されたデータを格納するメモリー２０と、コンピュータが接続される３２ビット又は６４ビット高速バスインターフェース２２とを搭載する。 - 特許庁

Concerning the image processing controller for electronic printer having plural interfaces for receiving image data supplied through the desired interface from the outside, storing these data in an incorporated memory and performing image processing, this device has a memory controller MC connected through a memory bus to a memory 3 for controlling access to the relevant memory and an input/output controller IOC for inputting/outputting image data.例文帳に追加

本発明は、複数のインターフェースを有し、外部から所望のインターフェース経由で供給される画像データを受信し、内蔵するメモリに格納し、画像処理を行う電子印刷装置用の画像処理コントローラにおいて、メモリ３にメモリバスを介して接続され当該メモリへのアクセスを制御するメモリコントローラMCと、画像データの入出力を行う入出力コントローラIOCとを有する。 - 特許庁

This communication device comprises a signal modulator/demodulator (modem) comprising a digital signal processor for radio communication, and an application processor comprising a CPU and a master controller for controlling a plurality of peripherals, including an interface communicating with the modem via a common bus.例文帳に追加

無線通信を行うためのデジタル信号プロセッサを備える信号変調器／復調器（モデム）と、共通バスを介してモデムと通信するインターフェースを含む複数の周辺装置を制御するためのＣＰＵとマスターコントローラとを備えるアプリケーションプロセッサとを備える通信装置である。 - 特許庁

Each semiconductor device 1 can be mutually connected by the controller connecting interface 20, and the semiconductor device 1 detects the input condition of a control signal group FC1 and a data bus FIOB1 according to a timing in which a reset signal CRST is released just after power supply, and whether this should be operated as an ATA controller 2 or an extended flash memory is decided.例文帳に追加

コントローラ接続インターフェースによって各半導体装置１を相互に接続することができ、半導体装置１は電源投入直後のリセット信号ＣＲＳＴの解除されるタイミングに従い制御信号群ＦＣ１およびデータバスＦＩＯＢ１の入力条件を検知しＡＴＡコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁

Each semiconductor device 1 can be connected to each other by the controller connecting interface, and the semiconductor device 1 detects input conditions of a control signal group FC1 and a data bus FIOB1 according to the timing of releasing a reset signal CRST just after power-ON to determine operation as an ATA controller or operation as an extension flash memory.例文帳に追加

コントローラ接続インターフェースによって各半導体装置１を相互に接続することができ、半導体装置１は電源投入直後のリセット信号ＣＲＳＴの解除されるタイミングに従い制御信号群ＦＣ１およびデータバスＦＩＯＢ１の入力条件を検知しＡＴＡコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁

An instruction signal for instructing the reading of picture data for the prescribed address of a picture memory 20, and the writing of zero data for the same address is generated from a printer interface part 13 through a local bus 15 to a memory controller 11, and then the memory controller 11 writes the zero data in the same address of the picture memory 20 following the memory reading based on the instruction signal.例文帳に追加

画像メモリ２０の所定アドレスに対して画像データをリードし、その後同一アドレスに対してゼロデータをライトすることを指示する指示信号を、プリンタインタフェイス部１３からローカルバス１５を介してメモリコントローラ１１に対して発生させることによって、メモリコントローラ１１は、その指示信号に基づいて、メモリリードに引き続いて、画像メモリ２０の同一アドレスにゼロデータをライトする。 - 特許庁

Data MDIO propagation which complies with the standard of an MDIO (management data input and output) interface and is carried out between a host controller IC 40 and the transceiver IC 1 and data SDA propagation which complies with the standard of an I^2C and is carried out between the transceiver IC 1 and a peripheral IC 2 are all performed on the data bus 3a.例文帳に追加

ホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったデータＭＤＩＯの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ^２Ｃの規格に則ったデータＳＤＡの伝搬とのいずれもが、データ用バス３ａ上で行われる。 - 特許庁

To reduce the capacity of a buffer memory and to execute a sufficient number of times of retry by setting the total number of times of retry with respect to a series of input/output requests in a disk control system where a disk controller and a disk device are connected through a bus for disk interface such as IDE and SCSI.例文帳に追加

ディスク制御装置とディスク装置とをＩＤＥやＳＣＳＩ等のディスクインタフェース用バスを介して接続してなるディスク制御システムにおいて、一連の入出力要求に対してリトライ回数の総数を設定することで、バッファメモリの容量の低減化を図るとともに、リトライを充分な回数行なえるようにする。 - 特許庁

Further, a clock MDC propagation which complies with the standard of the MDIO interface and is carried out between the host controller IC 40 and the transceiver IC 1 and a clock SCL propagation of the standard of the I^2C which is carried out between the transceiver IC 1 and the peripheral IC 2 are all performed on the clock bus 3b.例文帳に追加

またホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったクロックＭＤＣの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ^２Ｃの規格に則ったクロックＳＣＬの伝搬とのいずれもが、クロック用バス３ｂ上で行われる。 - 特許庁

This projector is provided with a CPU 1, ROM 2, network interface 5 to be connected to a server, RAM 6 for storing an application or image data downloaded from the server, video RAM (VRAM) 7 for storing processed images, projector display device 15 for displaying images, projector interface 14, graphic controller 3 for processing image data and BUS 13 for transferring data or control signal.例文帳に追加

本発明のプロジェクタは、ＣＰＵ１と、ＲＯＭ２と、サーバに接続するためのネットワーク・インタフェース５と、サーバからダウンロードしたアプリケーションや画像データ等を記憶するＲＡＭ６と、処理された画像を蓄えるＶＲＡＭ７と、画像を表示するプロジェクタ表示装置１５と、プロジェクタ・インタフェース１４と、画像データを処理するグラフィック・コントローラ３と、データや制御信号を転送するＢＵＳ１３とを備えている。 - 特許庁

This projector is provided with a CPU 1, ROM 2, network interface 5 to be connected to a server, RAM 6 for storing an application or image data downloaded from the server, VRAM 7 for storing processed images, projector display device 15 for displaying images, projector interface 14, graphic controller 3 for processing image data and BUS 13 for transferring data or control signal.例文帳に追加

本発明のプロジェクタは、ＣＰＵ１と、ＲＯＭ２と、サーバに接続するためのネットワーク・インタフェース５と、サーバからダウンロードしたアプリケーションや画像データ等を記憶するＲＡＭ６と、処理された画像を蓄えるＶＲＡＭ７と、画像を表示するプロジェクタ表示装置１５と、プロジェクタ・インタフェース１４と、画像データを処理するグラフィック・コントローラ３と、データや制御信号を転送するＢＵＳ１３とを備えている。 - 特許庁

A street manager 121 in a TV120 receives power-off notice 123 from user interface software 124 and transfers a connection list 128 for the connection management of the video and audio signal between devices that the manager controls to another street manager 161 present on the bus by using a connection list entrusting API call 127 to entrust the management of the connection to the street manager 161 in an editing controller 160.例文帳に追加

ＴＶ１２０内のストリートマネージャー１２１は、ユーザインターフェースソフト１２４からの電源断通知１２３を受け、バス上に存在するほかのストリートマネージャー１６１に対して自身の管理している機器間の映像音声信号の接続管理を行うためのコネクションリスト１２８をコネクションリスト委託ＡＰＩコール１２７を用いて譲渡し、コネクションの管理を編集コントローラ１６０内のストリートマネージャー１６１に委託する。 - 特許庁