「bus request」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

The clock supply control circuit 50 performs supply-control of the clock, based on a weight signal 32 output from the bus master circuit and a clock request signal 42 output from the peripheral circuit, and the flip-flop circuit 80 with the writing preventive function prevents a new data from being written in a flip-flop, based on the weight signal.例文帳に追加

前記クロック供給制御回路５０は、バスマスタ回路が出力するウエイト信号３２と周辺回路が出力するクロック要求信号４２に基づき、クロックの供給制御を行い、前記書き込み防止機能付きフィリップフロップ回路８０は、ウエイト信号に基づきフィリップフロップへ新たなデータが書き込まれるのを防止する。 - 特許庁

To provide a method and device by which a state of internal memory in a writing device for a data carrier can be recognized at any time, and also a request to a transmission bus is suppressed, when monitoring the state of the internal memory in the writing device for compensating a rate difference between a device for processing data and transmitting them and the writing device for the data carrier.例文帳に追加

データを処理して送信する装置とデータ担体用書き込み装置との間の速度差を補償するため、該書き込み装置の内部メモリの状態を監視する際、データ担体用書き込み装置の内部メモリの状態をいつでも知ることができるようにし、また、伝送バスに対する要求を抑えるようにした方法および装置を提供する。 - 特許庁

In the receiving apparatus which establishes communication connection with an external electronic device via a data bus compliant with a predetermined communication format, first, an authentication request for the external electronic device is made in accordance with the reception of stream data regardless of the type of the data, i.e., encrypted stream data, non-encrypted stream data, invalid stream data which are transmitted from the external electronic device.例文帳に追加

所定の通信フォーマットによるデータバスを介し、外部電子機器との間で通信状態が確立される受信装置において、まず、上記外部電子機器から送信される暗号化ストリームデータ、非暗号化ストリームデータ、無効ストリームデータの別にかかわらず、ストリームデータを受信するのに応じ、上記外部電子機器に対する認証要求を行うようにする。 - 特許庁

The computer system is constituted of a video signal output means 13 which outputs the video signals, a video signal information output means 15 which outputs the region attribute information of the attentional video region of the video signals and a control bus section which mutually transmits the transfer request of the region attribute information of the attentional video region from the device 1.例文帳に追加

映像信号を出力する映像信号出力手段１３と、映像信号の注目映像領域の領域属性情報を出力する映像信号情報出力手段１５と、ディスプレイ装置からの注目映像領域の領域属性情報の転送要求を相互に伝送する制御バス部とを備えたコンピュータ１１とでコンピュータシステムを構成する。 - 特許庁

The multiprocessor system constituted by coupling a plurality of system nodes by the coupling path using a bus or switch is provided with a means which sends an interruption signal from a peripheral IO device by freely switching to an arbitrary interruption controller included in a system node and a means which sends an interruption request signal from the interruption controller by freely switching to an arbitrary processor included in the system node.例文帳に追加

複数のシステムノードをバスまたはスイッチを用いた結合路により結合したマルチプロセッサシステムにおいて、周辺ＩＯ装置からの割込み信号をシステムノードに含まれている任意の割込みコントローラに自由に切替えて送る手段と、割込みコントローラからの割込み要求信号をシステムノードに含まれている任意のプロセッサに自由に切替えて送る手段とを設ける。 - 特許庁

In the integrated control system comprising a control station executing control of a plant and a safety control station executing a stop operation to a trip request from the plant, which are connected to a common control bus to communicate with a host station, the control station and the safety control station have a common module configuration so as to be replaceable by the shared maintenance replacement module.例文帳に追加

プラントの制御を実行する制御ステーションと、プラントからのトリップ要求に対して停止操作を実行する安全制御ステーションとが共通の制御バスに接続されて上位ステーションと通信する統合制御システムにおいて、 前記制御ステーション及び前記安全制御ステーションは、共通のモジュール構成を有し、共通の保守交換用モジュールにより交換可能とされる。 - 特許庁

A card extension control circuit 5 secures the safety of normal logic by performing control that makes a normal request wait while the card is tested, depreciates all checkers around a bus whose faulty section is defined as a critical heavy fault into an uncritical light fault with this as a condition and relieves a situation in which a device gets down due to a fault of the inserted logic card.例文帳に追加

カード増設制御回路５において、カードの試験中は通常のリクエストを待たせる制御を行うことによって通常論理の安全を確保し、これを条件に障害区分が致命的な重障害とされるバス周辺のチェッカーを全て致命的ではない軽障害に格下げして、挿入論理カードの故障で機器ダウンとなる事態を救済する。 - 特許庁

This engineering support device displaying hint data for supporting the engineering work of a field apparatus based on a field bus specification includes: an electronic file accumulating the hint data; and a hint retrieval means delivering a hint data acquisition request to the electronic file based on a keyword imparted in time of starting, performing retrieval, acquiring the hint data that is a hit, and returning them as display data.例文帳に追加

フィールドバス仕様に準拠するフィール機器のエンジニアリング作業を支援するためのヒントデータを表示するエンジニアリング支援装置において、 前記ヒントデータを蓄積した電子化ファイルと、 起動時に与えられるキーワードに基づいて前記電子化ファイルにヒントデータ取得要求を渡して検索し、ヒットしたヒントデータを取得して表示データとして返すヒント検索手段と、を備える。 - 特許庁

The communication processor internal bus arbitration system monitors the spare capacity of a transmission buffer of a transmitting part, avoids an overrun problem of the transmission buffer by controlling DMA request reception, and avoids an underrun problem of the transmission buffer by controlling data stored in the transmission buffer in a packet unit about transmission start timing from the transmission buffer.例文帳に追加

本発明による通信プロセッサ内部バス調停方式は、送信部の送信バッファの空き容量を監視し、ＤＭＡ要求受付を制御することで送信バッファのオーバーラン問題を回避し、送信バッファからの送信開始タイミングを、送信バッファに格納済みのデータをパケット単位で制御することで、送信バッファのアンダーラン問題を回避することを特徴とするものである。 - 特許庁

The control part 110 receives acknowledge reply request information of broadcasting from the host device 400 to a plurality of storage devices 100 connected to the bus BS after the end of writing of data to the plurality of storage devices 100 by the host device 400, and sends an acknowledge signal back to the host device 400 when the data is written normally to the storage device 120 thereof.例文帳に追加

制御部１１０は、バスＢＳに接続される複数の記憶装置１００に対するホスト装置４００によるデータの書き込み期間の終了後に、ホスト装置４００からの複数の記憶装置１００に対するブロードキャストのアクノリッジ返信要求情報を受信し、且つ、自身の記憶部１２０にデータが正常に書き込まれている場合に、ホスト装置４００に対してアクノリッジを返信する。 - 特許庁

In normal test mode, the test controller 100 has top priority, but when the functionality of the master of the master logic unit is tested by the test controller 100, the test controller receives a priority access signal in master test mode so as to allocate the top priority to one master logic unit and the master logic unit accesses the bus to generate a test process request.例文帳に追加

通常の試験モードでは、前記試験制御装置は、最高の優先順位を有しているが、マスター試験モードでは、１つの前記マスター論理ユニットのマスターの機能性が前記試験制御装置により試験される時、前記アービタは、最高の優先順位を前記1つマスター論理ユニットに割り当てるために優先アクセス信号を受信して前記1つのマスター論理ユニットが前記バスにアクセスして試験処理要求を発生できるようにする。 - 特許庁