「cache block」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

MICROPROCESSOR USING BASIC CACHE BLOCK例文帳に追加

基本キャッシュ・ブロックを利用したマイクロプロセッサ - 特許庁

When the target block is stored in the cache memory as a result, the cache control circuit reads the block data from the cache memory.例文帳に追加

その結果、キャッシュメモリに目的のブロックが格納されている場合には、キャッシュメモリからブロックデータを読み込む。 - 特許庁

BASIC CACHE BLOCK MICROPROCESSOR HAVING INSTRUCTION HISTORY INFORMATION例文帳に追加

命令履歴情報を持つ基本キャッシュ・ブロック・マイクロプロセッサ - 特許庁

The processor includes a storage mechanism, such as an instruction cache, an L2 cache, and a system memory, a cracking unit, and a basic cache block.例文帳に追加

プロセッサは、命令キャッシュ、Ｌ２キャッシュ、システム・メモリ等のストレージ機構、クラッキング・ユニット、及び基本キャッシュ・ブロックを含む。 - 特許庁

MECHANISM FOR INVALIDATING INSTRUCTION CACHE BLOCK IN PIPE LINE PROCESSOR例文帳に追加

パイプラインプロセッサにおける命令キャッシュブロックの無効化メカニズム - 特許庁

To provide a local cache block flash command.例文帳に追加

局所的なキャッシュ・ブロック・フラッシュ命令を提供すること。 - 特許庁

Meanwhile, when no target block data is stored in the cache memory, the cache control circuit reads the target block data from a DRAM.例文帳に追加

一方、キャッシュメモリに目的のブロックデータが格納されていない場合には、ＤＲＡＭから目的のブロックデータを読み込む。 - 特許庁

Whether or not the prefetch of the secondary cache is performed is decided by an address in a block in a currently accessed secondary cache block.例文帳に追加

２次キャッシュのプリフェッチを行うか否かは現在アクセス中の２次キャッシュブロックにおけるブロック内アドレスにより判断する。 - 特許庁

An instruction to start a branch resolution routine of, for example, loading a branch destination cache block 42 is embedded in each branch position of the cache blocks 42 to another cache block 42.例文帳に追加

各キャッシュブロック４２の他のキャッシュブロック４２への分岐位置には、分岐先のキャッシュブロック４２のロード等の処理を行う分岐解決ルーチンを起動する命令を埋め込む。 - 特許庁

When a memory processing request is issued from a processor 10, a cache control circuit 280 retrieves both of the cache tag memory 260 and the cache tag buffer 270, and in the case that a target cache block is present in the cache tag buffer 270, a cache data memory 250 is accessed by using the information of the cache block without waiting for the retrieved result of the cache tag memory 260.例文帳に追加

キャッシュ制御回路２８０は、プロセッサ１０からメモリ処理要求が発行された際に、キャッシュタグメモリ２６０とキャッシュタグバッファ２７０の両方を検索し、キャッシュタグバッファ２７０に目的のキャッシュブロックが存在する場合、キャッシュタグメモリ２６０の検索結果を待たずに、該キャッシュブロックの情報を使用してキャッシュデータメモリ２５０をアクセスする。 - 特許庁

In response to a write request from a host computer 2 to a disk cache device 1, a write cache control means 32 writes data in a cache block of a cache storage means 10 and registers this cache block in a dirty link and stores time information of a time counting means 33.例文帳に追加

ディスクキャッシュ装置１は、ホストコンピュータ２からライト要求があると、ライトキャッシュ制御手段３２が、データをキャッシュ記憶手段１０のキャッシュブロックに書き込み、このキャッシュブロックをダーティリンクに登録し、計時手段３３の時間情報を格納する。 - 特許庁

The processor has a main storage control part for transferring an execution unit, a cache and a cache block from a main storage to a cache, and a multiblock prefetch control part for outputting a transfer instruction of a cache block to the main storage control part.例文帳に追加

本プロセッサは、実行ユニットとキャッシュとキャッシュブロックを主記憶からキャッシュに転送する主記憶制御部とキャッシュブロックの転送指示を主記憶制御部に出力するマルチブロックプリフェッチ制御部とを有する。 - 特許庁

To reduce circuit scale of a cache memory system having an associative memory device and a cache RAM block.例文帳に追加

連想記憶装置（ＣＡＭ）２４とキャッシュＲＡＭブロック２８をもつキャッシュメモリシステム２２の回路規模を小さくする。 - 特許庁

In the cache memory device, a cache memory controlling part 2 for controlling a cache memory 1 stores a plurality of fetch request information data generating cache misses in the same memory block in respective entries of a miss information storing table 21.例文帳に追加

キャッシュメモリ１を制御するキャッシュメモリ制御部２は、ミス情報保持テーブル２１の各エントリに、キャッシュミスとなった同一メモリブロックへのフェッチ要求情報を複数保持している。 - 特許庁

To provide a set associative cache in which a position and a range of a cache block corresponding to one cache address do not change even if the number of sets and the number of ways are changed.例文帳に追加

セット数やウェイ数を変更しても、同一キャッシュアドレスに対応するキャッシュブロックの位置・範囲が変わらないセットアソシアティブキャッシュを提供する。 - 特許庁

A secondary cache holds primary cache information 220 showing whether or not respective subblocks in a block corresponding to each entry exist in a primary cache.例文帳に追加

２次キャッシュにおいて、各エントリに対応するブロック中のサブブロックの各々が１次キャッシュ中に存在するか否かを示す１次キャッシュ情報２２０を保持する。 - 特許庁

A processor is provided with an execution pipe line and a cache memory having several held instruction words selected from a cache block and plural cache blocks.例文帳に追加

プロセッサは、実行パイプラインと、キャッシュブロックから選定されたいくつかに保持された命令ワードと共に複数のキャッシュブロックを含むキャッシュメモリとを有する。 - 特許庁

METHOD AND DEVICE FOR EXECUTING BLOCK CACHE IN NONVOLATILE MEMORY SYSTEM例文帳に追加

不揮発性メモリシステムにおいてブロックキャッシュを実行する方法および装置 - 特許庁

The cache management module 33 inhibits the cache block (namely, the cache block equivalent to a log region) storing data forming the log region 311 to an inherent writing destination so that the cache block becomes the object of a destage operation when implementing the destage operation for writing data on the updated cache block on the cache memory 32 into an inherent writing destination on a disk 31 keeping the log region 311.例文帳に追加

キャッシュ管理モジュール３３は、キャッシュメモリ３２上の更新されたキャッシュブロックのデータを、ログ領域３１１が確保されるディスク３１上の本来の書き込み先に書き込むためのデステージ操作を実行する場合、当該ログ領域３１１内を本来の書き込み先とするデータが格納されたキャッシュブロック（つまりログ領域相当のキャッシュブロック）がデステージ操作の対象となるのを抑制する。 - 特許庁

An instruction cache controller 213 connected with a cache memory generates a cache access for invalidating the designated cache block in response to the reception of the buffered address from the ICBI address buffer.例文帳に追加

キャッシュメモリに結合された命令キャッシュコントローラ（２１３）は、ＩＣＢＩアドレスバッファからのバッファされたアドレスの受け取りに応答して、指定されたキャッシュブロックを無効化するためにキャッシュアクセスを生成する。 - 特許庁

When the block referred to is valid in the local cache, although it is invalidated, but this is only the local cache.例文帳に追加

参照されたブロックがローカル・キャッシュで有効である場合、それは無効化されるが、ただしこれはローカル・キャッシュでのみである。 - 特許庁

A substitution logic block selects cache lines for substitution out of the cache lines of one of the two groups in an allocation cycle.例文帳に追加

置換論理ブロックは、割り振りサイクル中に２群のうち１群のキャッシュ・ラインからキャッシュ・ラインを置換のために選択的に選ぶ。 - 特許庁

The old parity is overwritten in the cache with the new parity, and the new data are written in a disk, and the parity block in the cache is marked.例文帳に追加

旧パリティが新パリティによりキャッシュに上書きされ、新データがディスクに書出され、キャッシュ中のパリティブロックがマークされる。 - 特許庁

This cache control method manages use state of cache blocks using shared memories which can be accessed from each controller in order to perform exclusive control in which both controllers can transfer data to the same cache block unless the domains of data transfer overlap even if it is the same cache block.例文帳に追加

データ転送の領域が重ならない限り同一キャッシュブロックであっても両コントローラが同一キャッシュブロックにデータ転送を可能とする排他制御を行うため、各コントローラからアクセス可能な共有メモリを使用して、キャッシュブロックの使用状況を管理する。 - 特許庁

A data storage position analyzing part 3 reads out the data of the object block from the data cache 8 while referring the block position.例文帳に追加

それを参照することによりデータ格納位置解析部３は、データキャッシュ８から対象となるブロックのデータを読込む。 - 特許庁

When the block referred to is not valid in the local cache, invalidation is not be carried out.例文帳に追加

参照されたブロックがローカル・キャッシュで有効でない場合、無効化は行われない。 - 特許庁

The interrupted processor reads the communication data stored in the cache block.例文帳に追加

そして、割込みを受けたプロセッサが、キャッシュブロックに格納されている通信データをリードする。 - 特許庁

To provide a technology for storing a single block in a cache memory by using a data storage device.例文帳に追加

データ記憶装置を用いてシングルブロックをキャッシュメモリに格納する技術を提供する。 - 特許庁

In an embodiment, the circuit block may be a cache coupled to the one or more processors.例文帳に追加

一実施例において、回路ブロックは１以上のプロセッサに結合されるキャッシュである。 - 特許庁

Cryptoprocessors feature an on-chip block cipher hardware between the cache and the bus interface. 例文帳に追加

暗号プロセッサは、キャッシュとバスインタフェース間のオンチップ・ブロック暗号ハードウェアを特徴としている。 - コンピューター用語辞典

When the compressed image data are decoded, a reproduction cache control section 19 acquires a block read address and a specific DC component as to a block stream of a prescribed value and stores them to a cache table 20 as cache data.例文帳に追加

圧縮画像データが復元されるときに、再生用キャッシュ制御部１９は、所定値のブロック列についてブロックの読出しアドレス及び特定されたＤＣ成分の値を取得し、これらをキャッシュデータとしてキャッシュテーブル２０に保持させる。 - 特許庁

As a traffic management section, provided are a process cache tag containing a tag of a process cache in front of the process cache and a function block having an FIFO queue corresponding to respective entries of the tag.例文帳に追加

トラフィック管理部として、プロセスキャッシュの前段にプロセスキャッシュのタグを収めるプロセスキャッシュタグと、前記タグの各エントリに対応するＦＩＦＯキューを持つ機能ブロックを設ける。 - 特許庁

The target memory block may thus be initialized without the cache memory holding a valid copy of the target memory block.例文帳に追加

したがって、ターゲット・メモリ・ブロックは、キャッシュ・メモリによりターゲット・メモリ・ブロックの有効なコピーを保持せずに初期設定することができる。 - 特許庁

A cache data storage device 102 n times as large as the cache region 101 on the virtual address space is prepared, and one byte each of the cache region specified when referring to and updating the cache region is made to correspond one to one to the block of n bytes prepared in the number corresponding to the size of the cache region in the cache data storage device.例文帳に追加

仮想アドレス空間上のキャッシュ領域１０１のｎ倍のキャッシュデータ記憶装置１０２を用意し、キャッシュ領域参照、更新時に指定したキャッシュ領域の各１バイトとキャッシュデータ記憶装置にキャッシュ領域の大きさの数だけ用意したｎバイトのブロックとを１対１に対応させる。 - 特許庁

Based on the parameter (cluster size information) notified by the parameter acquisition section 421, the cache structure determination section 422 determines the structure (size of cache block or number of cache blocks) of the directory cache secured in a certain area of RAM.例文帳に追加

キャッシュ構造決定部４２２は、パラメータ取得部４２１から通知されたパラメータ（クラスタサイズ情報）に基づいて、ＲＡＭの一部の領域に確保されたディレクトリキャッシュの構造（キャッシュブロックのサイズや、キャッシュブロックの数）を決定する。 - 特許庁

A cache control circuit discriminates whether target block data is stored in the cache memory in response to a request from a keystone correction circuit.例文帳に追加

キャッシュ制御回路は、キーストーン補正回路からの求めに応じて、キャッシュメモリ上に、目的のブロックデータが格納されているか否かを判別する。 - 特許庁

To provide a cache storage device which decreases a frequency of miscaching due to a block conflict as a set associative type cache storage device.例文帳に追加

セットアソシアティブ方式のキャッシュ記憶装置において、ブロック競合によるキャッシュミス回数を低減するキャッシュ記憶装置を提供すること。 - 特許庁

To inhibit the frequent occurrence of competition between a host I/O and destage on a cache block.例文帳に追加

ホストＩ／Ｏとデステージとのキャッシュブロック上での競合が頻繁に発生するのを抑制する。 - 特許庁

As for the following writing, the same parity block in the cache which is not written in the disk can be changed.例文帳に追加

その後の書出はディスクに書出されていないキャッシュ中の同じパリティブロックを変更し得る。 - 特許庁

Upon detecting the reference and dating of the cache region, the corresponding block of the cache data storage device 102 is specified, and data n times the length of data to be referred to and updated is transferred in blocks between a region outside the cache region and the cache data storage device or between the cache data storage devices.例文帳に追加

キャッシュ領域の参照、更新を検出した時点でキャッシュデータ記憶装置１０２の対応するブロックを特定し、参照、更新するデータ長のｎ倍のデータをキャッシュ領域外の領域とキャッシュデータ記憶装置との間、または、キャッシュデータ記憶装置間でブロック単位にデータ転送する。 - 特許庁

To make it possible to change a cache structure (for example, cache block size) according to a parameter currently recorded on a recording medium (for example, cluster size information).例文帳に追加

記録媒体に記録されているパラメータ（例えば、クラスタサイズ情報）に応じて、キャッシュの構造（例えば、キャッシュブロックのサイズ）を変更できるようにする。 - 特許庁

To provide a cache coincidence controller capable of reducing requested quantity of cache coincidence control even for a program with low re-accessibility to the same block.例文帳に追加

同一ブロックに対する再アクセス性の低いプログラムに対してもキャッシュ一致制御要求量を削減できるキャッシュ一致制御装置の提供。 - 特許庁

When the hit ratio is lower than the prescribed value, the external cache controller 4 executes the block read instruction to ASIC 12 without waiting for the determination of a cache hit or a miss.例文帳に追加

ヒット率が所定値より低い場合、外部キャッシュコントローラ４はキャッシュヒット及びミスヒット判定を待たず、ＡＳＩＣ１２へブロックリード命令を発行する。 - 特許庁

When discarding a block from a cache memory 4 used as a primary cache, a controller 2 determines whether the number of data reads in the block exceeds a predetermined value or not.例文帳に追加

コントローラ２は、１次キャッシュとして利用しているキャッシュメモリ４からブロックを破棄する際、上記ブロック中のデータの読み込み回数が予め定められている規定回数を超えているか否かを判定する。 - 特許庁

A prefetch execution judging deciding device 80 and a prefetch executing device 90 execute the prefetch to the cache about a block to be prefetched to a certain block on confirming that a prefetch flag to the block in the address array 100 is valid in the case of cache access for the block.例文帳に追加

先取り実施判定器８０および先取り実施器９０は、あるブロックについてのキャッシュアクセス時に、アドレスアレイ１００中の当該ブロックに対する先取りフラグが有効なことを確認した上で当該ブロックに対する先取り対象ブロックについてのキャッシュへの先取りを実施する。 - 特許庁