「cache of」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

To realize further efficient cache control in a proxy server for caching plurality of data whose sizes or characteristics are different.例文帳に追加

データサイズや、特性の異なる多数のデータをキャッシングするプロキシサーバにおいて、より効率的なキャッシュ制御を行う。 - 特許庁

To provide an information processing apparatus for performing flexible cache management corresponding to the execution situation of a scheduled job.例文帳に追加

スケジュールされたジョブの実行状況に応じた柔軟なキャッシュ管理を行う情報処理装置を提供すること。 - 特許庁

In this method, a ranking guideline is established by means of a writable cache replacement control array 430.例文帳に追加

本発明に係る方法では、書き込み可能なキャッシュ置き換え制御アレイ４３０を用いて順位付け指針を確立する。 - 特許庁

The remote storage site is capable of linking to the main storage site and includes a storage 220 and a cache side file 26.例文帳に追加

遠隔記憶装置サイトは、主記憶装置サイトにリンク可能であり、記憶装置２２０およびキャッシュサイドファイル２１６を含む。 - 特許庁

Then the second subsystem 15 protects the cache 25 or the duplication 26 by utilizing the characteristics of a threshold secret sharing scheme.例文帳に追加

そして、第２サブシステム１５は、しきい値秘密分散法の特性を利用してキャッシュ２５あるいは複製２６を保護する。 - 特許庁

To perform parallel processing of write-back and reload operations in a cache system and optimum circuit utilization.例文帳に追加

キャッシュシステムにおけるライトバックオペレーションおよびリロードオペレーションを並列に処理するとともに、回路利用の最適化を図る。 - 特許庁

Then, a destaging control part 142 controls the destaging of the cache so that the dirty data can be prevented from exceeding the upper limit.例文帳に追加

そして、デステージング制御部１４２は、ダーティデータがこの上限を越えないように、キャッシュのデステージングを制御する。 - 特許庁

The variables of a dynamic cache working set are to some degree distributed stochastically in the virtual or physical address space. 例文帳に追加

動的キャッシュ作業セットの変数は, 仮想または物理アドレス空間において, ある程度統計的に分布している. - コンピューター用語辞典

If set to true, the output of the method will never be displayed (because the output is used to control the cache) dontCacheWhenTheResultIsFalse 例文帳に追加

true を設定すると、メソッドの出力が表示されなくなります(キャッシュの制御用に出力が使用されるからです)。 dontCacheWhenTheResultIsFalse - PEAR

Then the timbre parameters of a specified channel in the cache memory 32 are rewritten with the read-out timbre parameters.例文帳に追加

そして、キャッシュメモリ３２における指定されたチャンネルにおける音色パラメータが読み出された音色パラメータで書き換えられる。 - 特許庁

The cache memory is provided with a first memory, a second memory of a smaller capacity as compared with the first memory, and a leak current control circuit.例文帳に追加

第１のメモリと、この第１のメモリよりも容量の小さい第２のメモリと、リーク電流制御回路とを具える。 - 特許庁

A cache memory of the routing device is divided into a region for registering an entry of fixed rate communication and a region for registering an entry of communication other than the fixed rate communication.例文帳に追加

ルーティング装置のキャッシュメモリを固定レート通信のエントリを登録する領域と、固定レート通信以外の通信のエントリを登録する領域とに分ける。 - 特許庁

Sets of writeback data are accumulated in a cache memory in an array with a view toward maintaining a substantially uniform distribution of the data across different locations of the storage array.例文帳に追加

ライトバックデータのセットが記憶アレイの異なる場所にわたってデータの実質的に均一な分布を維持する目的でキャッシュメモリ内に整列して蓄積される。 - 特許庁

A plurality of image buffers 61 of the image data cache device store a plurality of partial image data obtained by dividing image data to be printed in a predetermined size unit.例文帳に追加

画像データキャッシュ装置の複数の画像バッファ６１は、印刷対象の画像データを所定のサイズ単位で区切った複数の部分画像データを記憶する。 - 特許庁

A data write position in a segment of the cache memory is changed to an address to which a lower bit of a logical block address (LBA) of write data is added as an offset.例文帳に追加

キャッシュメモリのセグメント内におけるデータ書き込み位置を、書き込みデータの論理ブロックアドレス（ＬＢＡ）の下位ビットをオフセットとして加えたアドレスに変更する。 - 特許庁

To cope with a secondary cache having a way structure with two or more than two ways without increasing the number of pins of an LSI and the number of memories connected to an external part.例文帳に追加

ＬＳＩのピン数および外部に接続されるメモリの数を増やすことなく、２ウェイ以上のウェイ構造を持つ２次キャッシュに対応できるようにする。 - 特許庁

The communication part performs communication with a plurality of external devices having a first cache memory in which at least a part of the plurality of data stored in the storage part is stored.例文帳に追加

通信部は、記憶部に記憶された複数のデータのうちの少なくとも一部を記憶する第１キャッシュメモリを有する複数の外部機器と通信する。 - 特許庁

A control section 13 stores the next memory address of the memory address of the data read out of the cache memory 14 by the previous access in a sequential processing address list.例文帳に追加

制御部１３は、順次処理番地リストに、前回のアクセスによりキャッシュメモリ１４から読み出されたデータの記憶番地の次の記憶番地を記憶させる。 - 特許庁

The evaluation value of a cache use situation besides the contents of the full table is stored with respect to the whole entries of the full table in a hit situation database 104.例文帳に追加

ヒット状況データベース１０４には、フルテーブルの全エントリについて、フルテーブルの内容の他、キャッシュ使用状況の評価値が格納されている。 - 特許庁

To provide a dispersed and shared memory type multi-processor system capable of improving the performance of the whole system by reducing the load on a bus and increasing the hit rate of a cache.例文帳に追加

バスへの負荷を減らし、キャッシュのヒット率を上げてシステム全体の性能を向上可能な分散共有メモリ型マルチプロセッサシステムを提供する。 - 特許庁

To provide a method for arranging a process so as to suppress slashing of a cache to a minimum in order to guarantee the performance of multi- process processing of a microprocessor.例文帳に追加

マイクロプロセッサにおけるマルチプロセス処理の性能を保証する為に、キャッシュのスラッシングを最小限に押さえる様にプロセスを配置する方法を提供する。 - 特許庁

For example, a cache capacity with respect to a log outputted by the DBMS is adjusted in consideration of a rerun time of a process after an abnormal termination of the DBMS.例文帳に追加

例えば、ＤＢＭＳの異常終了後の処理の再実行時間を考慮して、ＤＢＭＳが書き出すログに対するキャッシュ量を調整する。 - 特許庁

To effectively utilize memory capacity of a routing table (cache memory) provided with each channel interface of a communication node device and to improve the retrieval hit rate of routing information.例文帳に追加

通信ノード装置の各回線インタフェースに設けられたルーティングテーブル（キャッシュメモリ）のメモリ容量有効活用とルーティング情報の検索ヒット率の向上。 - 特許庁

To provide a storage unit capable of suppressing increase of the load of a disk unit when writing back update records updated on a cache memory to the disk unit.例文帳に追加

キャッシュメモリ上で更新された更新レコードをディスク装置に書き戻す際のディスク装置の負荷の増大を抑制するストレージ装置を提供する。 - 特許庁

A two-dimensional texture cache 400 is commonly used from a plurality of texture units 620 to 6n0, and a portion of the texture data of a main memory 10 is stored.例文帳に追加

２次テクスチャキャッシュ４００は、複数のテクスチャユニット６２０〜６ｎ０から共通して利用され、メインメモリ１０のテクスチャデータの一部を記憶する。 - 特許庁

By selecting the source register of a register cache 18 or a register file 12 in a selection circuit 28, the decline of the execution performance of the program is prevented.例文帳に追加

選択回路２８においてレジスタ・キャッシュ１８またはレジスタ・ファイル１２のソース・レジスタを選択することで、プログラムの実行性能の低下を防止する。 - 特許庁

To enable stabilization of traffic in a network and effective use of a band in a network system having a plurality of cache servers connected through a node.例文帳に追加

複数のキャッシュサーバがノードにより接続されているネットワークシステムにおいて、ネットワーク内のトラフィックの安定化、帯域の有効活用を可能とする。 - 特許庁

A plurality of storage areas 3-1 have a plurality of blocks including a plurality of pages and each have a data cache 3-2 and a page buffer 3-3.例文帳に追加

複数の記憶領域３−１は、複数のページを含む複数のブロックを有し、データキャッシュ３−２とページバッファ３−３とをそれぞれ有している。 - 特許庁

The access in a field unit of the item of the data is enabled when storing the field of the item having the highest priority in the corresponding field cache.例文帳に追加

最も高い優先度の項目のフィールドを対応する前記フィールドキャッシュに格納した時点でデータの項目のフィールド単位でのアクセスを可能とする。 - 特許庁

When the condition is satisfied, one or more instructions are prefetched to an instruction cache 104 of the CPU 102 by use of the address of the target instruction as a starting address.例文帳に追加

条件が満たされたとき、ＣＰＵ１０２の命令キャッシュ１０４にターゲット命令のアドレスを開始アドレスとして１以上の命令をプリフェッチする。 - 特許庁

In the disk control processing board 3, a disk cache fetching program is started to perform processing for reading information about the disk cache from a memory of the main body board 1 and reflecting it in the disk 2, while this processing result and a processing termination time are written in a cache reflection log file 16 as reflection log information.例文帳に追加

ディスク制御処理ボード３では、ディスクキャッシュ取込プログラムを起動して、本体ボード１のメモリからディスクキャッシュに関する情報を読み込んでディスク２へ反映させる処理を実行すると共にその処理結果及び処理終了時間を反映ログ情報としてキャッシュ反映ログファイル１６に書き込む。 - 特許庁

High speed expansion and reduction conversion arithmetic circuits of a primitive pattern is constituted by using circuit structure for reading the texture pattern from a cache memory 2 by a texture address generation circuit 1 and loading applicable data from an external memory 3 when a cache mistake detection circuit 4 detects cache mistakes, and an interpolation circuit 4 by the bicubic function.例文帳に追加

テキスチャーアドレス発生回路１で、テキスチャーパターンをキャシュメモリ２から読みだし、キャシュミス検出回路４がキャシュミスを検出すると外部メモリ３から該当データをロードするための回路構成と、双３次関数による補間回路４を用いて、原始パターンの高速拡大および縮小変換演算回路を構成する。 - 特許庁

The microcomputer is provided with an operation unit 2 to perform an arithmetic processing, a cache memory 3 used as built-in memory to write/read data by the operation unit 2 and connected with an external memory 5 by bus and a cache validity flag 4 to display validity of the cache memory 3 used as the built-in memory by the arithmetic unit 2.例文帳に追加

演算処理を行う演算ユニット２と、この演算ユニット２によりデータの書き込み・読み出しを行うとともに、外部メモリ５にバス接続された内蔵メモリ兼キャッシュメモリ３と、演算ユニット２により内蔵メモリ兼キャッシュメモリ３の有効性を表示するキャッシュ有効フラグ４とを有する。 - 特許庁

Further, when timbre switching is indicated, whether or not waveform data used preferentially for the switching-indicated timbre are held in the cache memory 11 is detected and when the waveform data are not held in the cache memory 11, the waveform data are read out of the waveform memory 10 and transferred to the cache memory 11.例文帳に追加

また、音色切換が指示されたときに、その切換指示された音色で優先的に使用される波形データが、キャッシュメモリ１１上に保持されているか否かが検出され、この波形データがキャッシュメモリ１１上に保持されていないときには、この波形データが波形メモリ１０から読み出されて、キャッシュメモリ１１に転送される。 - 特許庁

In a multi-processor system constituted of cards (#0)1 and (#1)2, a cache status PE(Pseudo-Exclusive) showing such a status that a cache line size write is ready while the data are invalid is newly added to a cache status MESI, and a protocol on the system interface for shifting to this status is decided.例文帳に追加

カード（＃０）１，（＃１）２からなるマルチプロセッサシステムでは、キャッシュステータスＭＥＳＩに、データは無効であるが、キャッシュラインサイズライトはいつでも実施できるという状態を示すキャッシュステータスＰＥ（Ｐｓｅｕｄｏ−Ｅｘｃｌｕｓｉｖｅ）を新たに加え、この状態に遷移させるためのシステムインタフェース上のプロトコルを取り決めている。 - 特許庁

Then, sound data is read out from a disk and the sound data is transferred to the recording area for non-compressed data of the HD via a cache memory 12A and also it is transferred from the cache memory 12A to a compression expansion engine 13 where it is compressed and the compressed sound data is transferred to the recording area for compressed data via a compression cache memory 61.例文帳に追加

その後、ディスクから音声データが読み出され、キャッシュメモリ１２Ａを介してHDの非圧縮データ用記録領域に転送されるとともに、キャッシュメモリ１２Ａから音声データが圧縮伸長エンジン１３に転送され、そこで圧縮され、圧縮キャッシュメモリ６１を介してHDの圧縮データ用記録領域に転送される。 - 特許庁

When a deciding part 19 of page cache existence decides that a page including the document to be linked which is obtained by the markup document analyzing part 17 is not stored in the page cache storing part 16, the page including the document to be linked is captured by the page capturing part 15 and stored in the page cache storing part 16.例文帳に追加

上記マークアップ文書解析部１７によって得られた上記リンク先文書を含むページがページキャッシュ蓄積部１６に蓄積されていないとページキャッシュ有無判定手部１９が判定すると、ページ取込部１５により上記リンク先文書を含むページを取り込んでページキャッシュ蓄積部１６に蓄積する。 - 特許庁

A cache management section 110 of an electronic mail server 100 discriminates whether or not electronic mail is accessed by an electronic device such as a client PC 130 or the like with high possibility from access histories stored in an access history section 108 by taking into account a characteristic access operation by users and manages a cache memory in a cache memory section 106.例文帳に追加

電子メールサーバ１００のキャッシュ管理部１１０が、アクセス履歴部１０８の記憶するアクセス履歴から、ユーザの特徴的なアクセス操作を考慮して、クライアントＰＣ１３０等の電子機器がアクセスする可能性の高い電子メールであるかを判断し、キャッシュメモリ部１０６上のキャッシュメモリの管理を行う。 - 特許庁

Character codes and font data are previously stored on a disk drive, and an initializing process (S2) copies and saves the character codes and a specific character group of high use frequency in a cache area secured in a RAM and also secures a general cache area where characters other than the specific character group are saved in the cache area.例文帳に追加

文字コードとフォントデータとをディスク装置に予め格納しておき、初期化処理（Ｓ２）でＲＡＭ上に確保されたキャッシュ領域に文字コードと使用頻度の高い所定文字群をコピーして保存し、前記所定文字群以外の文字を保存する一般キャッシュ領域をキャッシュ領域上に確保する。 - 特許庁

In addition, the load of a file server can be reduced by controlling an interval at a cache server side with reference to an HTTP header, or the like about collation and redistribution requests from the cache server to the file server by setting the cache holding period sufficiently short, and a system configuration can be simplified by using an HTTP function.例文帳に追加

また、キャッシュ保持期間は十分短く設定することにより、キャッシュサーバからファイルサーバへの照会や再配信要求について、ＨＴＴＰヘッダ参照等でキャッシュサーバ側で間隔を制御してファイルサーバの負荷を軽減したり、ＨＴＴＰの機能を利用することでシステム構成を簡素化することも可能となる。 - 特許庁

A data conversion method group 112 converts shared data stored in a shared file server 108, stores the converted data in the server 108 as a cache file, and when a data conversion control mechanism 109 judges the effectiveness of the cache file, the server 108 transmits the cache file.例文帳に追加

データ変換メソッド群１１２は、共有ファイルサーバ１０８に記憶する記憶されている共有データをデータ変換し、共有ファイルサーバ１０８にキャッシュファイルとして記憶し、データ変換制御機構１０９によって、キャッシュファイルが有効と判断された場合に、共有ファイルサーバ１０８は、キャッシュファイルを送信する。 - 特許庁

In a computer system (10) including a central processing unit (21), a cache memory (22) and a main storage device (30), the cache memory includes a control circuit (CTL) for making the prescribed way of the cache memory store data to be read from the main storage device according to access to an address in a prescribed address section by the central processing unit.例文帳に追加

中央処理装置（２１）、キャッシュメモリ（２２）および主記憶装置（３０）を含むコンピュータシステム（１０）において、キャッシュメモリは、中央処理装置による所定のアドレス区間内のアドレスへのアクセスに伴って主記憶装置から読み出されるデータをキャッシュメモリの所定のウェイに格納させる制御回路（ＣＴＬ）を備える。 - 特許庁

A microprocessor 110 is provided with a successive processing thread 111 and a repetitive processing thread 112 for respectively executing the successive processing task and the repetitive processing task and a cache part 120 is provided with a successive processing cache 121 and a repetitive processing cache 122 respectively inclusively used at the time of executing the successive processing task and the repetitive processing task.例文帳に追加

マイクロプロセッサ１１０は、逐次処理タスク及び繰返処理タスクをそれぞれ実行する逐次処理スレッド１１１および繰返処理スレッド１１２を備え、キャッシュ部１２０は、逐次処理タスクおよび繰返処理タスクの実行時にそれぞれ専用に使用される逐次処理キャッシュ１２１および繰返処理キャッシュ１２２を備える。 - 特許庁

If the access entry of a cache memory 102 varies for an instruction fetch from a CPU 11, a branch target buffer 104 is accessed in advance and a cache access is made to a predicted branch address, whereby a cache is hit when a branch instruction is executed afterward to make a branch prediction.例文帳に追加

ＣＰＵ１０１からの命令フェッチにおいて、キャッシュメモリ１０２のアクセスエントリが変わる場合、先行して分岐ターゲットバッファ１０４をアクセスし、予測分岐先アドレスに対して予めキャッシュアクセスすることにより、後に分岐命令が実行されて分岐予測が行われた際にキャッシュヒットさせるようにする。 - 特許庁

The data transfer device DMA data transferring the data to HDD105 from the cache memory is provided with ASIC103 issuing a control command to write a cache content of a cache memory in HDD105 before DMA transferring a command for a data writing instruction and controlling to write the data in HDD105 and not to leave the data in the cache memory according to a set data DMA transferring condition.例文帳に追加

データをキャッシュメモリからＨＤＤ１０５にＤＭＡ転送するデータ転送装置において、データ書き込み指示のコマンドをＤＭＡ転送する前にキャッシュメモリのキャッシュ内容をＨＤＤ１０５に書き込む制御コマンドを発行し、予め設定されたデータＤＭＡ転送条件に従って、データをＨＤＤ１０５に書き込んでキャッシュメモリにデータを残さないように制御するＡＳＩＣ１０３を備えた。 - 特許庁